Hspice mos電容或試 varactor的寫法?

bluecolin

小弟目前從事PLL相關的研究
2 h3 {' l& K0 r7 C/ x3 j- ?# g0 X$ F而VCO部分有使用MOS的電容  之前使用的是一般的MOS B S D 接在一起
& Q: l1 a- g; S6 X而教授希望我使用accumulation mode的MOS電容去做模擬
3 ~( r: B) R8 Z
請問有沒有哪位高手寫過HSPICE中 accumulation mode MOS的??
或是一般的varactor的寫法~~
* m) \& e1 D4 K( v1 ~小弟完全找不到哪邊有這樣的語法.....手冊中也沒有看到

希望各位大大不吝指教囉!!!!    萬分感謝

shaq

accumulation mode mos-cap 就是NMOS 長在  N-well中的 mos-cap
+ f' D, c/ m3 C, f+ O( z
基本上要下 testkey 去 fitting  model。

1 x: T' {+ o8 Y  [hspice 中無法寫 accumulation mode mos-cap.

andyfan66

原帖由 bluecolin 於 2008-12-14 03:09 PM 發表
小弟目前從事PLL相關的研究
% W9 Y9 `$ Q8 J* `; n而VCO部分有使用MOS的電容  之前使用的是一般的MOS B S D 接在一起
: z3 B' W: S2 l) r) B而教授希望我使用accumulation mode的MOS電容去做模擬
, s/ b4 R* e+ S- d/ @6 M
6 N3 E6 u8 X- M; `: ~請問有沒有哪位高手寫過HSPICE中 accumulation mode MOS的? ...

) U: R3 |4 v) k! j7 w我不知道你說的寫法是什么意思，是要自己寫一個MODEL嗎？

lin.weite

一般我們Layout在做電容,通常是用B=D=S Mode
5 c& p; E" m2 w7 M如果要用Accumulation Mode
. I7 ]" G7 r$ b) |( e4 y/ Y/ ~1 O" _  M就是原本在N-Well內的PMOS換成NMOS
也就是NMOS in N-Well,有些FAB廠會不允許
4 A( z1 E1 y' f1 R& T9 H至於Hspice寫法應該是用NMOS,而將原本P-Sub換成N-well
- |+ _5 [7 B: D" |, E" @: R, ?) Z

chungming

try this:
4 ], i0 g5 x* D+ l1 X( r& D8 ehttp://www.designers-guide.org/Modeling/varactors.pdf