Ramp generator 的頻率問題?

davidwww123

最近在做一個鋸齒波產生器，我是參考A Monolithic Current-Mode CMOS DC–DC這篇Paper
0 y$ `; Z& ~* g6 U0 J我的op和比較器都是用rail to rail的架構，以下是我設計用的計算

5 K9 q. J/ D  U" A6 V9 P2 G9 D
6 m5 p9 j( M/ q; w6 O# s1 _5 Z這是Paper上的電路圖


我的問題是跑出來的波型
我去算她的頻率是4.9MHz跟我設計的1MHz差很多
而且我的振幅很低
6 A- }, z8 H8 z7 m9 H; N我的VH是2.2V，VL是1V
3 P+ O3 Z) K$ F- B( N4 M跑出來只有0.75V~1V而已

8 w+ g2 I) ?: X& b% Q拜託各位大大給我一點建議
或是提供我一些正確觀念~謝謝

king6288tw

應該有幾個小問題，第一個是頻率的計算，要分清楚頻率與角頻率，另外充放電的時間除非是50%duty cycle，否則要將duty cycle考量進去，最後一個是SR latch 真值表看清楚，ramp 電壓範圍是由比較器及SR latch決定的，是這部分出了問題。

jesseyu

You can take a look if your current is really the same as expected, maybe your opamp gain is not big enough

yeutay

上圖中VH、VL之位置要互調。
0 U9 W; h# z5 T* w% ?0 E正反器寫成正邏輯(S、R)比較好辨視。

flying591

我帮你把它顶起来！希望高手前来解答！

davidwww123

謝謝各位的解答，我來試看看!
謝謝各位的解答，我來試看看!

davidwww123

回復 4# yeutay

2 U7 V9 ?; A% r1 K! G1 C" D) w
    我VH和VL互掉之後波型變的正常了
只是為什麼要互掉呢?
% o" ]- s& }6 i, T) A4 D' Q% W4 O我還在解決問題中

lynker

你的SR latch有约束条件，不能同时输入R=0,S=0。但你的电路存在这种状态，VH和VL互换可避免。