Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
/ e9 D7 b! v9 b' e現在跑fully differential感覺問題非常多 @@
0 c: k5 y# P; b3 ?0 r. A; l
9 g8 H; p% W4 A) @1 D8 D" |我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓
* f  ?0 K6 u. b+ \! w2 J* l
8 m; c* m9 s) f  s9 J8 F1.
首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號

* w7 x3 ^9 S6 q- f/ A* O  W*輸入端的描述
  D2 A# Y0 X, d4 l& ]8 uvd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
" A( g* Q* g$ T. P: cvcm 8 0 dc 0

# ?# }- ?2 D- Z3 h; w( U
+ ?" K; P1 L! a這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？
1 t/ Z" t  G9 _" e) s, z
' h6 C& A0 w; O8 y


2 n$ Z1 X0 G! i* S  w! I- l. a2.求雙端輸出的gain

  X& ~: C- z; r" O1 P; z*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
8 i. z2 K2 a3 W& {.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
, h1 J* B% B3 m+ y3 l.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
6 M) w: f0 R* e" T. D  G真是非常困惑
' _  U4 p& j3 o! R8 J" R
還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
這到底是為什麼阿？
(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
2 N7 l" z- H, q8 w0 ^(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)

  P5 V. [; j# R) L: x
0 L& N/ w& q% f. I; E再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
這要怎麼求呢？
4 }& \* \/ f( Y* H

, ^8 M' y# w& U1 f. `; F: A
3.輸出阻抗 與 輸入電容
請問輸出阻抗要怎麼求？
, L  `# B) Y0 r, O4 C單端的時候直接下 .tf v(out) vin
$ |; d9 z2 D) g! F6 `0 e但是雙端該怎麼寫？
另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？

還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
- `/ Z- G* g6 f1 G+ e4 o" b- R因為我設計的是sensor readout電路
為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值



9 P: E0 M' y5 l$ i5 t- Q
4.輸入共模範圍 與 輸出擺幅

這個問題在書上找不到
  b3 R# z8 U1 P4 U' K: N! [0 t6 @是不是要自己看.op所得到那些vgs,vgd,vt值
4 J; f/ ~- S; X然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
/ }, a/ _8 i7 Q, {+ zhspice有比較快的方法可以獲得這些資訊嗎？

0 E% p! F6 J  H# d; Z1 a* ^
4 Z: K) \* i( B
: c5 a4 P" s5 V, t3 L
以上問題
請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
最後想請問一個寫netlist的小問題
; H3 e1 T2 M; [* n5 e" P在網路上看到一些例子，特別把mos寫成並聯好幾個
7 s( z+ F9 z: P% Omp1 1 in1   7 vdd pch l=0.35u w=30u
2 v5 e+ H  q) j9 r7 {mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
( W  L: U- f, A7 Q# `# e( O如果不用下面的寫法會有什麼缺點？
3 H' V0 g% u# R


$ {* l3 g* M/ h. V
3 @8 y6 ~/ A+ R) {& ]) |) p附上小弟寫的folded cascode(輸入為PMOS) netlist:

3 k2 _+ o' I& K6 c: I4 ]folded
: K5 Z* X7 G& C. U, Z4 L.global vdd vss

.option acout=0

.option post=2
) {' b! g; E) F& h8 _.option probe

0 A9 C+ C- |9 n# M! L.protect
.lib ./rf018.l tt
.unprotect
) `. m  d6 @* Z- T
% d: k% r. ?8 \3 P, Hmp1 1 in1   7 vdd pch l=0.35u w=30u
mp2 2 in2   7 vdd pch l=0.35u w=30u
8 n. Y% n! v! L  B4 [mp3 5  5  vdd vdd pch l=0.35u w=15u
3 K  `: X; b7 f) Jmp4 6  5  vdd vdd pch l=0.35u w=15u
0 Q2 Q$ m8 @3 f) ~' ]+ r% i6 fmp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
mn1 out2 b2 1 vss nch l=0.35u w=5u
# ]+ l3 d. {8 c3 M4 Amn2 out1 b2 2 vss nch l=0.35u w=5u
mn3 1 b3 vss vss nch l=0.35u w=25u
( @$ M; X* I1 `: hmn4 2 b3 vss vss nch l=0.35u w=25u

/ B$ ~3 k* |8 X% S*輸入端的描述
6 A, ~5 I# b% y; avd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
! [% O+ [& g5 ]8 H" g5 Nvdd vdd 0 dc 3.3v
vss vss 0 dc -3.3v
5 g" T$ P( k" [* n
vb1 b1 0 2.4
vb2 b2 0 -1.2
. D% O+ e$ g. w: A  E5 Svb3 b3 0 -2.4
9 K6 a  t( K3 x
, ]" N8 M0 w# E+ p* Y.op
5 N: c/ W* |: r; I.ac dec 10 100 100g

*讀取輸出端的描述
" E5 e. A% x  t0 L8 f$ [2 W.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
/ ~4 f% \( |! F7 C( y% E# P' G# j.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
: c# E' ~5 k8 F3 `" D1 z% Z4 s可否請問一下這是什麼意思阿

rice019

Gain差兩倍
+ I- z2 C9 [$ h" U因為是你實際上Gain是看VOP-VON
: K5 [# w% N- D. T; A差兩倍gain實際上也才差6dB左右
所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
5 o1 C+ l9 K' C- C7 H' T這兩種寫法有什麼差別嗎？(模擬或layout上)
======================================
8 \7 k1 P3 N3 v; u5 X我絕得啦！雖然width感覺都相同
但是跑hspice時候可以看到他們應該在不同的pch裡
# S1 g! a7 c3 s7 z! ~; r例如...pch.1   pch.2 所以裡面有些參數就不一樣
像是Vt~~或者mobility.....
! G9 K7 G6 j/ {! ^& [$ [" A在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小
  V) w, P8 a  H1 ?+ s) L3 q
8 J# e+ a# X9 C  t/ S" W. m, S以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
( a$ Y6 O) b6 ?% D& a可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
; h! P3 t6 f9 l% ^: `9 l8 A3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
4.Allen的書應該有。
5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~