因為我Power MOS 是外掛元件,因為 S 端是負電位,為了要關閉 Power MOS,所以 G 端要更負才行。 3 z5 E1 Y; @+ O, y: m+ a) v$ T6 I( m0 e" B4 z
請問一下,這種情況下的 IO pad (with ESD) 是不是要重新設計? * p/ l' L/ o5 M 7 y/ m5 Z. |3 f) U, K再問另一個問題,那我需要再設計 Buffer 去推 IO pad 再讓它去驅動Power MOS 的 Gate 端嗎? 9 s2 w, W; d4 z- r P' ?. Y1 n: ]還是負壓產生後,直接用 IO pad 去 driving Power MOS 的 Gate 端就可以了?