|
http://web.nsc.gov.tw/kp.asp?url ... es/bulletin_all.asp3 x% J n; v% Q* f# c& P# J6 {
最新消息內容 內容: 一、背景與目的
5 N# M, _' {$ `4 b3 r' s; H \; g4 m第二期晶片系統國家型科技計畫的規劃構想著重在開創新的產業與前瞻技術,奠定下一波產業躍昇的基礎,提昇國際競爭力。依據第二期晶片系統國家型計畫總體規劃書所提出『創造優質生活之兆級多元整合技術』(Heterogeneous Giga Scale Integration for Better Life)之執行主軸,推動創新應用系統層級之研發,推動跨領域創造優質生活的創新產品開花結果,成為台灣未來於國際市場競爭中的新核心競爭力。為達此目標,將以目標導向型研究計畫形式推動本嵌入式系統專案。
7 S; {1 F4 `1 m+ ]9 S本專案係由創新應用出發,運用研究團隊擁有之包括系統應用整合,積體電路/硬體設計,嵌入式軟體等關鍵技術,研發一可實體展示且可呈現此一創新應用之系統雛型。此類計畫需要跨學科整合才能有效執行,故本專案計畫擬結合國科會微電子、資訊及其他相關領域之研究人才,組成跨領域之研究團隊,進行嵌入式系統之開發研究。本專案計畫鼓勵以醫療/健康照護、車用電子、智慧型(微)機電系統、綠色能源、數位家庭、通訊系統等領域為應用之研究主題,針對相關的積體電路/硬體設計、嵌入式軟體、系統整合與展示等三項子題進行整合之研究。 " ^# v5 d: C' `8 {3 X
) Q& G$ @% |1 W- j( B6 X二、研究子題
& a# w0 n( g3 B/ j2 w5 Z4 F計畫應首先確立一如上述之創新應用目標,根據該應用系統所需之軟硬體展開,分別針對相關的系統整合與展示、積體電路/硬體設計、嵌入式軟體等三項子題進行合作研究,研究子題說明如下。 & |) p- k2 P$ g. Z
1 b7 l8 H) ^3 b) s/ p
1.系統應用/整合
X6 J4 l. W& o3 N6 U; ~( [(1)醫療/健康照護
0 ^% N: V& W7 s4 l(2)車用電子 ! Z5 P! A, I! v# m3 \
(3)智慧型(微)機電整合
' i- E$ \ Q* _4 i* w- x( O(4)綠色能源 1 a% j: P7 _. f$ c0 p/ o" f2 `' r
(5)數位家庭
( |+ n1 [$ j) U' w! V" }(6)通訊系統 % g0 M0 d+ O4 k& G) z0 S% v/ e
(7)其他
( M3 a2 F2 K3 C" P4 W' [/ O. Y- x" X$ J6 x
2.積體電路/硬體設計
. i+ U' O0 b" U6 @(1)硬體開發平台 + ~3 b. y1 P# I H) W
(2)數位電路(訊號處理/運算電路/嵌入式處理器)
! _4 r, b# c5 f7 q K(3)類比/混合訊號電路 2 \/ E9 U; T: A
(4)射頻電路
8 t; c, A' n6 c$ R; ~4 T(5)感測器/致動器
5 e5 T1 Q: O8 p" G(6)其他
0 g' H/ F3 {7 z" E6 ]
: a2 Y' q* p5 [3 @$ H3 q# a7 I3.嵌入式軟體
5 b B0 I" h7 t1 S5 p4 ]: P' O(1)通訊/網路/多媒體應用軟體 6 T* t0 \: x( x/ `1 A% g
(2)其他創新應用軟體
" y% [/ h) l% D0 W% w% y+ j(3)伺服器軟體 ; d4 P* p3 s0 K, ?
(4)中介軟體 ; U: z K# a) c( s" {+ T8 j
(5)作業系統 " h: D" d: v* O2 C7 c
(6)ESL軟體設計平台
: m- r% O- \2 U0 N% ], Z# M9 ]% {(7)多核心嵌入式軟體及設計平台 . s. `' N, y, ?# K) k. v/ P
(8)低功率嵌入式軟體
$ M* r5 B0 Y ]1 s% {% D(9)其他
9 F$ y, U& M( a) A/ K2 B+ z
& \% S; J/ H8 q, ~# t8 E$ p三、計畫執行規範
7 r @6 z" J2 H) `執行之成效將著重期中(計畫執行18個月後)與期末(全程結束)實際系統展示及相關人才之培育、專利之申請等。其中實際系統展示應以計畫所建構之硬體為平台,並整合開發之軟體,呈現其設計之應用。亦即計畫進行步驟與研究方法須包括下列三要件
+ f+ k6 w) E7 p(1)提出具創新性之應用並完成系統雛型整合與展示 ! L) k) ^5 q, J: D1 o0 e5 p2 F$ V
(2)自行開發應用所需硬體平台(無需所有硬體皆為自行開發之積體電路,惟亦須避免使用完全外購之硬體平台而無任何硬體電路設計與實現)
' m) u6 E2 c P# F) b, |) d(3)自行開發之嵌入式軟體(呈現該創新應用之關鍵軟體應為自行開發) & t) j* T5 U6 l
7 g8 f0 m& l& ]& Y
四、作業流程 5 ], g6 ~4 q. |- M) Z; b/ R
96/09/28 計畫書截止
( v" m; w0 R1 P3 i96/10/01∼96/10/26 計畫書初審 ; D6 B* M9 A$ ]' ~2 h
96/10/29∼96/11/16 計畫書複審 . I2 _$ E2 s1 r( s3 d6 M
96/11/01 計畫開始執行 |
|