Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
- f$ }7 O1 Q7 d% E: x' d找了書來看，上面都只有單端的例子 = =
% t0 P# X5 ?0 c& |  V現在跑fully differential感覺問題非常多 @@

我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓

8 i6 R0 P1 P; ~4 u! Q" p5 G: j1.
- S* f+ W2 f3 g" _9 L) E# r' I首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號
5 c: Q* ^+ k2 C. k
7 q: v3 f4 q; I  t* q$ H" d! L*輸入端的描述
) ?& a3 I' a$ D1 y& pvd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
8 C! Z+ d% I0 k4 L$ M* q6 Uevd2 in2 8 9 0 -0.5
: R2 `, r/ e2 r3 m( u; |vcm 8 0 dc 0
1 n3 `) M8 v4 `: s

這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？
8 k+ a1 {: N5 o; a: Q) i



- r" m8 L# d2 U2.求雙端輸出的gain

*讀取輸出端的描述
( J: l' {" a0 y' J  ^( p3 r.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
5 G, i  K4 D, \9 Y真是非常困惑
$ O. ~2 k* m! S
還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
這到底是為什麼阿？
(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
8 J& a- X. k, L5 e8 ^- m(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)
0 N  @& |2 w" j% u  a. k; i
. q$ k% u& M* P5 @+ e* o9 M
+ t. K4 h3 x; G再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
這要怎麼求呢？
2 E7 j) s8 E. E& I9 z
! n8 G, w! g# w/ m9 a

' q3 t# r9 m# ^% Q3.輸出阻抗 與 輸入電容
. K# _# y* w+ N/ n/ j請問輸出阻抗要怎麼求？
單端的時候直接下 .tf v(out) vin
但是雙端該怎麼寫？
+ @. T1 q6 _5 f3 i# a0 e1 G另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？
& z  M8 V# @# u0 }
' ^1 \% Z% B' t1 |還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
) D* l0 |- I8 Y, K, S為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值
# W5 l* r0 F  ]
7 F, F, I1 n; u$ ?2 c" t! s* L% E
) ^0 \6 ^) V4 |  N+ A) N
, B4 g' E+ M2 E; z( G
: m$ N8 U4 |* W  P& `4.輸入共模範圍 與 輸出擺幅

& r/ q$ f% F; D; g* b這個問題在書上找不到
5 W# G9 e3 q, N. K是不是要自己看.op所得到那些vgs,vgd,vt值
# w3 C9 j# U- V; d  \( H+ m4 M然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
- V- z% P/ R* Y6 {, e5 ?hspice有比較快的方法可以獲得這些資訊嗎？

; T7 {& O* D' I/ ~, S  O
( t0 C! N" b* G( `% B, {
) R0 L1 I2 z7 }% z. R0 c
' ]8 w/ ~: [. G  c- c以上問題
請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
5 g+ ^: A$ \9 Q6 z2 r1 }% ^3 S最後想請問一個寫netlist的小問題
% u7 l1 X$ C/ g; [2 `5 o( i在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
/ S7 |. `! D0 a9 `. Rmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
1 P, V0 \3 J8 q3 M2 n8 J這兩種寫法有什麼差別嗎？(模擬或layout上)
如果不用下面的寫法會有什麼缺點？
% m- X  ]5 l9 r9 b. D+ T
+ X  q  X' ?, o/ g9 S3 h

2 z" n! B5 q2 u: O* {
附上小弟寫的folded cascode(輸入為PMOS) netlist:
, E2 n3 w- j4 j# s' g) W
* L) F! F  D  ~: d+ `; cfolded
9 b& q0 s2 e' w2 h. E% P+ n.global vdd vss

4 G: ?! Z; Z, U$ f* N.option acout=0

.option post=2
.option probe
* T2 p# v2 p' {: x' Z
.protect
3 d' E9 l5 F9 y1 I) L+ }.lib ./rf018.l tt
$ Z1 {  I9 D. f* V.unprotect
) H! B; \' J3 k6 ]$ q& b
) i* F6 j- ?9 j0 nmp1 1 in1   7 vdd pch l=0.35u w=30u
mp2 2 in2   7 vdd pch l=0.35u w=30u
0 e! I* Q9 u& c7 i( v8 f; e8 A& Gmp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
& h% J8 U* o, f; Hmp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
. o1 j  _& ^2 X% R( Wmn1 out2 b2 1 vss nch l=0.35u w=5u
mn2 out1 b2 2 vss nch l=0.35u w=5u
mn3 1 b3 vss vss nch l=0.35u w=25u
, x1 e- m8 t1 jmn4 2 b3 vss vss nch l=0.35u w=25u
$ M1 h7 m# q5 |, e
( I$ r( T7 I# \- `# \( l* U1 f' s*輸入端的描述
vd 9 0 dc 0 ac 1
0 o6 |. `8 t5 T' a3 h. @evd1 in1 8 9 0 0.5
6 G0 A; `/ W' W/ B5 vevd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
) M5 F( t  M3 ~8 Tvdd vdd 0 dc 3.3v
vss vss 0 dc -3.3v

vb1 b1 0 2.4
vb2 b2 0 -1.2
2 m) Q( e  C1 q5 O5 o7 ivb3 b3 0 -2.4

.op
.ac dec 10 100 100g
9 W' q' r/ x& e- m* V) R; S
$ }8 _: @9 M) g3 x' u*讀取輸出端的描述
5 q, P2 o  K; A0 m% g: g.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
, X6 |6 y/ B! c+ J2 p可否請問一下這是什麼意思阿

rice019

Gain差兩倍
因為是你實際上Gain是看VOP-VON
4 _6 h9 Q3 q% R" ?) ^% y8 ]- {差兩倍gain實際上也才差6dB左右
! a! A: k+ g; h0 Z& N7 I. N( Q$ f所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
% x2 h& A' X3 g2 C& `$ X======================================
& ?- d6 D+ s6 S$ Y8 a我絕得啦！雖然width感覺都相同
但是跑hspice時候可以看到他們應該在不同的pch裡
例如...pch.1   pch.2 所以裡面有些參數就不一樣
: h# X2 h! h2 Z4 l  i/ i像是Vt~~或者mobility.....
在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小
- `/ U, r3 ^( s' \$ [. e
以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
9 x3 x5 e# F' @: X# i0 u/ m- @) m4 l# {上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
6 H/ W4 d3 i) n; \+ ~2 q2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
7 k1 k. w0 P6 v2 B! j3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
9 {4 b/ D$ z8 O0 I: G4.Allen的書應該有。
$ p5 j4 A2 h3 F) ?5 l5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~