模擬OP,Phase Margin不同??

andywu

我模擬簡單的OP,OP內部是由5個MOS組成的單級,其中差動對是兩個NMOS
: |2 [  Z8 V9 \5 R- h0 z8 Q5 i
我兩端的DC LEVEL大約是1.2V

0 z- f2 l  o9 j( `* w$ R& J0 K所以我模擬OP看DC GAIN,PHASE,BW,主要想看穩定度

) J  N* @$ d* ?; i7 P/ J5 d我是在差動對一邊給DC 1.2V,另一端給DC 1.2V AC 1V
" T" S) q" ~# K, C
) R8 z# M/ l, V" g' t8 f+ SEX:

9 x8 W  [( e2 C, H' WVP  P 0 DC 1.2
VN  N 0 DC 1.2 AC 1
2 I- B0 Y# H% {; u' e" N* Z6 \
.
.
( g2 ?. a- i8 _2 z- t9 `" C.
當然最後是看vdb(out)和 vp(out)

但為什麼寫成這兩種方式,phase會不太一樣呢?

" ^! w4 D5 ^) k$ O7 j% e! t方式1:
5 P( ]( x/ x: l( N9 O" {VP  P 0 DC 1.2
5 [, j6 C+ c0 T' _3 ^1 xVN  N 0 DC 1.2 AC 1
# q% R2 N* X  s" ^
方式2:
VP  P 0 DC 1.2 AC 1
8 V2 }2 M% s6 t/ [VN  N 0 DC 1.2

% e* Z! A6 d1 o+ ?: ?) t方式1,出來的PHASE是從0往負的掉,最後看在0 db時再加180度
( ?# w& U7 {, I/ T% m方式2,出來的PHASE是180往下掉,直接看0 db的度數

1 c2 f( K5 \! e1 l理論上兩個從0db對到的phase應該要一樣吧

) y/ W8 c5 W% ^7 a/ j$ z可是我用方式1:是-119度,所以加上180是61度
      用方式2:直接看0db對到的度是73度
; Q) z7 u, H9 ]9 S# S1 R
  A. }" s! y4 ]: g2 F  Y4 L應該是要看哪一個為準呢?這判斷是和OP內部差動對是由PMOS OR NMOS構成有關嗎?
) E% _) c" s, G' C8 @, k& X. ~
; f6 T  m+ e  h

seanyang1337

Hello,
! {5 [# W) x$ M0 \基本上第一種方法是對的,你看電子學的書這麼久了有看過Phase是從180開始往下掉的嗎??????
那表示你的正反顛倒啦.

zy21

理論上該電路確定以后，P1和GBW的位置不會改變。對此現象感到迷惑，因此自己隨便搭建暸個如樓主所述的OP，SIM后並沒有樓主所述的現象，無論在哪耑輸入AC SIGNAL，增益、－3dbBW和GBW的位置都沒有改變，PM也一樣。
( ?& B) A- o% T0 C* z- H3 x請先檢查一下OP的直流工作點是否得到正確設置？

andywu

理想phase是不是60度最好?
2 F& g# U+ i; W% M; mphase太低電路會不穩定
9 w( m" }$ d% B" }太高的話有沒有什麼缺點呢?(ex:70~80)
& w( a# t7 U" @! @9 X

zy21

還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
8 u7 B* o( J  ^6 l* P另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際應用時一個OP用在環路中，反饋囬路信號可能從正耑輸入，也可能是從負耑輸入，因此徬真時不能認為僅僅隻從某一特定耑輸入AC信號纔是正確的。
1 ?  }. b( J& S% G$ }還是建議檢查一下所搭建的電路。

zy21

原帖由 andywu 於 2008-8-28 09:56 AM 發表
( @& a% r, b9 h6 M  |2 Q理想phase是不是60度最好?
' Z. X3 C4 a. I8 f2 _phase太低電路會不穩定
太高的話有沒有什麼缺點呢?(ex:70~80)
4 O( B7 D" F3 w. S& b/ g8 n

. g" G. E( Z1 b7 r1 B4 {6 S# a現在隻是單徬OP，PM在后麵驗證LOOPGAIN時再作最后敲定比較好，也就是確定好整個環路和負載條件等等。一般比單獨徬真OP所得PM要高。
PM太高當然也不好，直觀來說就是響應速度慢暸。據一些PAPER經驗之談，比較建議取在60∼70＋之間。其實個人認為，具體還是看設計所對應的應用，在速度和精度之間折中。
對于這點我理解不深，還請大大們能來指點一下。

chenwhae

VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

andywu

原帖由 chenwhae 於 2008-8-28 11:05 AM 發表
VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

; B: ~; A. ~8 U5 W. Y& Z
大大,我這個例子是open loop的方式來看輸出,也會不同

andywu

原帖由 zy21 於 2008-8-28 10:04 AM 發表
, Q7 p: G3 H% N+ q- ?6 N還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際 ...

0 E+ c3 S4 H" k6 r
9 ^, r' W- I5 {! I+ g* y' |5 J大大,沒錯,我描述顛倒了
通常模擬AC特性,AC訊號是加在回授那端嗎?

semico_ljj

觉得楼主还是要把什么是feedback先搞清楚，看一看书吧。。。。。。