|
可組態性處理器IP的意涵
+ `' x/ Y( |. V8 A6 P) I9 e% J# n- w
用多種型款的現成固定式設計,來因應客戶對處理器IP的各種不同需求,這是目前較普遍的作法,事實上ARM、MIPS、PowerPC等皆是如此。然而業界也有另一種作法,就是提供更高度的彈性設計,此稱為可組態性處理器(Configurable Processor)。
' c& ^- M5 \9 s, Z$ M1 n H& c% y: _3 l! n* ^* Y
可組態性處理器,是SoC設計者可以決定處理器的細節設計,包括增/減暫存器、執行單元、指令數...等設計,藉以建構出更合乎需求的處理器核心。如此,可組態性處理器IP,提供更高度的設計彈性,目前以可組態性著稱的處理器IP,主要有英國ARC公司的ARC 600、ARC 700核心,以及美國Tensilica公司的Xtensa 7、Xtensa LX2核心。
9 L1 l5 a! w) _# W$ _+ U' x0 T& Q( Y8 X4 b7 k6 e
要注意的是,此類IP雖提供可組態性,但並不表示處理器內的任何環節都可重新調整,仍有其不變的主架構存在,倘若各環節都可以再行調修,此已等於是100%的自主設計,如此就沒有向外取得IP授權的必要。
& S/ u- b h: t9 y$ I% |
) O1 }. _( h- t/ |採行可組態性處理器IP的動機
* O; v; I. [$ Z( j2 @( l1 d- m& L
* \, e3 S( E' k) ^9 W前面提到,為了更高的設計彈性、為了更切合設計要求,所以需要可組態性處理器IP,但「彈性」、「要求」仍是相當浮泛的概念性形容,以下將更具體說明採行可組態性處理器IP的動機。- o# {2 C/ ?& ?- [# q0 H- i
0 s0 ]9 D* {, @$ n' c
1.減少晶片電路面積
8 j, E/ s: v* V( C" T將原本的多晶片系統整合成SoC,為的就是要精省系統電路面積,同時也精省實現成本,不過要將原有的多晶片整合成單晶片,多半要對電路功效進行權衡取捨,甚至犧牲部分規格、性能、功效,所以設計時都會盡力縮小各功效電路面積,而可組態性處理器IP因具備更高彈性,能將「電路面積」視為第一要求,組態出佔用面積最小的處理核心。
; _/ b+ G2 v& h6 y- e! X
! V+ D( m4 i( T4 s8 C9 @' f4 t: R2.減少晶片的功耗用電
$ J$ r, q+ F. H1 C許多SoC是用於手持式應用裝置中,手持式應用裝置除力求晶片小體積化外,也相當講究功耗用電,原因是手持裝置的電池電力有限。此外能源成本愈來愈高,用於機房設備內的晶片也得講究省電,其他各類應用晶片亦有類似趨勢發展。因此,可組態性處理器IP在組態時,即能針對功耗用電進行最佳化設計。( K* F# L: Y8 C# B2 u6 W
. o& {- g! \* I4 F# z# r1 n3.增加晶片的運算效能、反應速率; C% V; a7 w; V) i
能以電路面積來組態、能以功耗用電來組態,那麼也可以從運算效能為取向來進行組態,尤其是硬性即時控制(Hard Real-Time Control)的應用格外有需求。事實上,一直以來處理器首要講究的特性表現,是價格效能比(Price/Performance Ratio),近年來才開始重視功耗用電性的每瓦效能比(Performance Per Watt)。% y) x7 r+ a' w k6 ]9 ~* P5 Y
* {/ Z! I; d! ?* v% `4.減少晶片的授權成本
8 \' |! ]8 Y8 E6 r使用處理器IP要支付一筆技術授權費,且在SoC設計完成、投入量產後,還要針對每顆出廠後的SoC抽取量產權利金,為了減少授權費及權利金等成本支出,採行可組態作法有機會減少此方面的成本支出,例如不需要浮點運算單元則在組態設計時將可棄捨該單元,需要數位信號處理單元才放入該單元,透過逐項的權衡增減,有可能降低整體「技術授權費/量產權利金」成本。即便不能減少「技術授權費/量產權利金」成本,電路面積也可以獲得精省,進而讓晶片投產成本得到精省 (與前述的第一項動機相近)。
" R+ s" p4 L N/ K( ^7 F* c$ l( g, ~4 t
: m- D/ f- g$ f0 [5.針對SoC的應用進行最佳化
- w* c) R4 i6 f( pSoC的應用非常多,有的是數位相機(DSC)的SoC,有的是可攜式媒體播放器(PMP)的SoC,或是導航機(PND)的SoC,不同的SoC其應用設計也不同,例如DSC SoC不重視音訊處理,而PND SoC只專注靜態視訊處理及簡易的音訊處理,但卻需要重視數位信號的處理(接收衛星定位信號後的相關處理),至於PMP、STB(視訊機上盒)則重視動態、高品質的音/視訊處理,也重視信號處理(接收、處理節目信號)。
% I0 \$ H+ e ~; V' @# G' @$ ]# s8 {0 R9 m9 D! Z% y
由上可知,不同的執行處理特性、不同的運算負荷度,若用單一架構處理器IP則難以滿足設計,而可組態性處理器IP卻可以針對不同的應用需求來進行組態,以合乎各種應用取向的SoC設計。
8 E' f/ T) d3 z* X; I5 |: G y( K
0 ]2 d7 D( _$ x. Y+ j* j6 ~6 R可組態性處理器IP的隱憂
; s& [% S6 a. q, T" U( F( o% k3 m) j6 F
雖可組態性處理器IP有如上的5種優點,但也不表示沒有缺點,事實上,隨半導體技術及市場演化,可組態性處理器也面臨一些隱憂、威脅,以下我們簡要討論。. @/ @; N# d% N
& |( D* s0 v$ W1 Z; M1 a" U% }1.製程持續縮密,晶片面積資源獲得寬解: c+ }4 z- H" N% e/ K( e
晶片的縮密製程技術仍持續精進,從90nm、65nm、到45nm,並持續往下探,使晶片電路面積成本愈來愈低,因此晶片設計者已不如過往般重視面積成本,事實上處理器的多核化發展,無論是同質多核、異質多核,都表示「透過電路面積倍增的作法來爭取效能提升」已屬可行、值得。如此,透過組態作法讓執行核心的面積最佳化,此種需求將逐漸減少。
X5 s4 ~" L* }6 \; \) ~- O0 Q- h
2.晶片上市的時間壓力愈來愈大6 w1 }! e5 T0 F9 G, T, E4 p
使用IP為的就是要節省晶片設計的驗證心力、加速晶片的開發,讓晶片更早上市銷售,而今市場競爭更加激烈,晶片Time To Market壓力比過去更大,使許多SoC專案都捨棄從Soft IP階段開始設計,直接取用Hard IP加速設計。, ~: ~) F0 e F, `+ B' q, C- B9 h
" h" b# z! c H! {. ~$ k然而可組態性處理器IP可說是比Soft IP更Soft(軟)性的IP,是從「比Soft IP」更前期的設計階段開始著手,好處是獲得更高的設計彈性,但相對的就是增加SoC的設計時間,甚至為實現組態化而必須學習、熟悉另一套前期設計工具,即處理器的組態工具。) _5 W B( E+ t8 l+ C: [5 c
* m9 a5 ?- O$ x7 H3.軟體風險1 o& P' I, H- R* u3 p
此點前面已約略提及,事實上,除有軟體移植性、相容互通性等疑慮,軟體的後續維護也將令人擔憂,同時協力業者提供的巨集程式(Macro)也可能無法立即適用,這些都須再行斟酌、調修。特別是軟體開發、維護成本在整體SoC方案中所佔的比重愈來愈高,許多原有以硬體電路方式設計成的功效,而今多半轉成軟體方式實現。. T ^$ n" ?5 W4 S" T6 o' A
+ N+ Q, S+ c) U5 H4 ^, X7 k. c& {$ ^4.固定組態處理器IP的轉向' A6 E) `9 D( L t3 ~
ARM、MIPS等皆是以固定組態性處理器IP為主,不過為因應客戶需求也開始有些轉變,或允許部分的特例,例如MIPS的Pro系列IP就擁有組態性,或如ARM的OptimoDE Data Engines能因應不同需求的應用設計。
6 q- J4 U/ \' V; H& S" J( X: n/ R% a( {8 A% Y- a f1 K
附註1:ARM、MIPS在處理器IP的主要授權業務逐漸成熟後,也開始進行相關延伸,如ARM延伸至實體IP領域,MIPS延伸到類比/混訊IP領域,此外兩家業者皆開始跨入32位元的控制器IP市場。
/ J9 p+ E7 u6 m( |& k: \
) a4 B# D3 S' H附註2:除了Soft IP、Hard IP外也有Firm IP,Firm IP的設計完成度介於前兩者之間,不過在產業的實際運用中卻不如前兩者普遍。8 R; [3 p: x; L2 T( P$ x
, c7 W7 c a. D5 J* F! _+ n
參考資料: http://tech.digitimes.com.tw/Sho ... DLC72YMV4VE60LGYTA4
: l: h( B8 _/ m
9 p: g) [6 D6 _7 P針對上述文件內容,歡迎大家參與討論。 |
|