|
課程代碼: 98SD007
5 V3 e2 @7 Y- d% W指導單位: 經濟部工業局 1 b5 q! S7 n1 s8 [" N) D6 S
執行單位: 財團法人資訊工業策進會
8 r, `: O# z. o2 m) X$ ]% P開課單位: 交通大學 ' G! p0 ]) {$ ^5 ?8 g# ^3 E, O
課程大綱: 1. Introduction to Instruction-Level Parallelism and Its Exploration 2. Limits on Instruction-level Parallelism 3. Multiprocessors and Thread-level Parallelism 4. Memory Hierarchy Design 5. Interconnection Networks $ a! ^$ {, i, R, S% k
課程內容: 在嵌入式處理器核心設計中,設計者多利用軟、硬體技術,期望以追求更高的ILP(Instruction-level Parallelism)來提升處理器的運算效能。但受限於一般應用程式僅能提供有限的ILP,追求ILP期望處理器能提供更高的效能之設計技術,將越來越困難,往往更是事倍功半。近年來,國外大廠或研究單位,已經進行以追求DLP(Data-level Parallelism)或TLP(Thread-level Parallelism)為主之多核心(Multi-core)、多執行緒(Multithreaded)處理器架構設計。多核心處理器設計,實已成為目前最佳的解決方式。本課程目標將以多核心處理器架構設計為主,先從單處理器架構中,如何以軟硬、體方式利用ILP方式增進處理器效能出發,進而探討ILP-limited,以及如何利用TLP/DLP、Multiprocessors方式,增進系統效能,最後將討論相關多核心架構中Memory Hierarchy 設計,與Interconnection Networks設計。 " d2 R% m: q# P7 V
上課日期: 2009-07-06 5 r" e/ G* I! x/ F( A
結訓日期: 2009-07-30
0 R3 [% ]: y/ E7 O3 ^. g" s招生對象: 半導體產業暨相關系統業者之在職人員或有相關技術需求者 ; I; X+ w6 L/ X: w
會場名稱: 交通大學工程四館教室
% D7 k) E- q) E會場地址: 300新竹市大學路1001號
6 b2 W* V* b, `8 P* l6 `課程費用: 總計新台幣 12000 元
$ ?1 B H' n5 G8 Z$ K政府補助新台幣 6000 元;學員自付新台幣 6000 元 / B( T- J0 O$ x0 l9 _! S( _* k
優惠方式:
( o; ^2 L/ G" o4 h1 M報名方式: (1)線上報名:請上中心網站首頁之「課程報名」區依步驟完成報名(http://submic.ee.nctu.edu.tw) (2) Email或傳真或通訊報名:請下載並詳細填寫報名表,以Email或傳真或郵寄方式報名。 2. 詳細上課注意事項與相關通知,將於開課前3天寄給正式參訓學員。 3. 選課前請詳閱課程簡章,報名後恕不退費或轉課!本中心保留開課時間修訂、講員延聘之權利。
" y, g3 s3 B, G4 D聯絡人資訊: 聯絡人 1 & }9 @6 q, @8 o: s8 v% e
姓名: 吳文鈴 2 N! [& ] A, i" h" C% G( R! p0 L
e-Mail: wenling@mail.nctu.edu.tw * X6 ` l3 v9 h" V6 F
電話: 03-5731745
' U4 i4 B9 p9 K6 O {
9 c0 X/ q/ m) F, e1 Z+ }聯絡人 2 8 i' l7 k5 I1 ?7 v: L) P
姓名: 陳秋雲 $ ~# m \) C7 |& R5 E
e-Mail: patty@mail.nctu.edu.tw 8 b6 V! ]) H3 Z8 o% V1 C" v
電話: 03-5731744 / C' G0 V& [ v1 z' @3 i
* B% ]# K: L7 b0 t+ J
上課時間: (週一,四)18:30~21:30 $ c; k6 C9 y: ]6 e6 [
上課時數: 24 小時 |
|