IBIS或SPICE model在整合多顆IC在一板子上測試時扮演著怎樣的地位?

yhchang

IBIS Model  (I/O Buffer Information Spec.)
& u3 B" K7 h  S: t可以提供 IC的IO 介面的 輸入輸出的 驅動電流能力以及訊號的Slope

, p: }+ B1 T; S/ G+ a  FSPICE model 是把IO 介面電路 加冪起來 搭配 加冪的device model
讓客戶 可以自行給予 input pattern,  功能與IBIS model接近
: b6 T4 y3 K/ Z; i7 @4 y但是彈性更高
1 L$ O/ p$ H: z6 W/ E
) o3 n" g# ~3 a% z3 p$ C* ^這兩種MODEL 以及Verilog model 常常客戶都會跟我們要去做系統整合的模擬.
( x! v* Q6 j* d  W7 R2 W; B但是卻完全不清楚  客戶到底會怎麼使用它們做怎樣的測試以確保整個System是Work的?

yhchang

因為自己本身是IC設計工程師並非是FAE
+ k2 a3 o; B, J7 ~: q* u* J所以不是很了解  設計板子的問題
1 C# w# r- h3 Q9 v& j還有 IBIS Model 對FAE的重要性

我們公司最近這幾年都一直在解決 IC上板子的問題
自己在家裡測  都是正常的
0 O" J, h2 ~3 I  o
一上客戶板子就掰掰   都不知道是怎麼死的
相對之下  有些比較有經驗的 大廠  都會先跟我們要 IBIS Model 拿回去做模擬
0 G+ P4 k& N$ u0 E. S6 T
4 G. ~8 [, a5 v. g憑良心說   它們到底做了什麼模擬  怎麼去用它   我是一無所知的
只知道  靠著IBIS Model   客戶的FAE就可以設計出  阻抗可匹配的板子.