請問lay完一套cell library要如何產生.lib資訊？

sunnyodi

如題，請問各位版友，目前公司自己建完一套stdandard cell library
因為是自己設計的線路和layout，所以公司希望能夠轉出Designer所需的.lib檔
3 U# ]0 t- U0 J9 r% e& P- e來提供Designer做Pre Simulation！
**************************************************************
目前由網路上查到2012年CIC提供的資料，有一套Synopsys提供的Liberty NCX
" E9 ~- _8 E2 ]. V似乎可以簡單有效的產出.lib檔案！
! Q7 S- t8 x2 I6 Z看了這份資料後還是不太懂，以現在只有layout圖和spice檔案來說
不確定到底產生的過程還需要哪些檔案？

文中提到所需的檔案有
: g9 x. z4 x7 x% A4 [1)Model file  ==>  請Digtal Designer提供原始cell的model？
2)Cell netlist  ==>  是指現在驗證LVS時所使用的spice檔案？
3)Input library  ==>  gds？還是該製程原廠提供的.lib？
7 B/ P1 \3 [5 `$ t" Z6 R4)Template files[非必要？]
% ~: R4 Q9 R! A! V6 U※因小弟權限太低，所以無法附上連結，請google→"Synopsys Liberty NCX"
**************************************************************
! G$ O7 n+ _: I* e請版上各位版友協助，感激不盡！

tlhuang168

大大分享
8 @3 x  O0 z) @) M7 z. z真是太感謝了