Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 18766|回復: 22
打印 上一主題 下一主題

[問題求助] 高压LDO 过冲问题!

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-10-21 19:07:45 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
大家好,我现在在做一个高压LDO ,输入电源电压在8-16V,输出LDO 在5V, 输出电容1UF。 输出驱动电流在200mA.  运放输入使用低压5V 的NMOS.其他管子是高压的20V。
7 Q/ e6 B& B- p4 {' B- A* }问题:输入启动的时候 输出电压冲到7V左右,放电到5V要很长的时间。在加入负载200MA 时,输出正常。在驱动电流切换的时候突变电压也很大。请教高手帮忙解决解决!!' B2 z' c' m# n4 Y( ]- e( M" }" q  s
我把电路图和仿真结果传上来!!1 c% T+ S  ?! w* C( \

  U, l+ M' t/ i3 y0 J) m9 \6 R! C! R/ P/ P

# o2 U- ?/ @  b& `; E/ r- V, \  B& Y" H  S" i4 n) y4 j% V% S0 {/ ]
/ N8 A, H+ @4 J1 a
以下是 LDO 的相關討論:
1 N- b5 G1 Q. w4 c. ~Low Drop-Out Voltage Regulators ; Q. a' ^1 e3 L- p; B( e9 J
Rincón-Mora 《Analog IC Design with LDOs》 + n3 B) ^7 h. n% V3 g% ~7 \! t( w3 n- d8 h
PMOS Low_Dropout Voltage Regulator Introduction : {- I% W  [5 B& e6 L
LCD Driver 設計術語簡介[Chip123月刊資料]  f* r+ _( A3 }+ ?1 S) `! a
The evolution of voltage regulators with focus on LDO[NS講義]. ~# n, A( m7 E& _, R3 @0 B' T, n
Design of High-Performance Voltage Regulators7 ^) A3 G" p4 @% Z
请教有关LDO的问题2 P# H. f0 ~8 A
LDO DC-DC分壓電阻的疑問(等比例的差異!?)
0 K* `, L9 U" ]LDO测试
- `* }) h: ~% S% f7 O2 B/ H1 Q1 b/ O; b' Q0 {: @1 w# S$ ^

# @. s% p+ c6 y7 f5 D% B/ g( G: v8 r( u7 x; b
[ 本帖最後由 sjhor 於 2009-5-14 11:40 PM 編輯 ]

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
 樓主| 發表於 2008-10-21 19:12:40 | 只看該作者
基准是1.25V ,主要原因是在VFB 在开始为0 时,输出的电流很大给电容充电时输出电压达到7V ,放电时间很长 ,现在怎么防止过冲?有没有什么好的办法!!急急!!* [' f. r; A8 F1 @8 `4 J& Q7 u  @" N
8 c$ D. ~. r- l, x+ r: b9 W/ B
请高手帮忙!!万分感谢!!
3#
發表於 2008-10-21 23:31:36 | 只看該作者
R25和C18是为了作相位补偿吗?' g5 p7 A" B  O% ]# a
启动时电压上冲是因为上电时power pmos M30处于ON状态,这会使得负载电容充电。
7 M' A( I6 z- d把C18接到电源上应该可以改善上电过程中输出电压的上冲。
4#
發表於 2008-10-22 02:01:50 | 只看該作者
推 POWER-PMOS 的電流加到 50U 試試' h) T' s$ u& i7 J8 \% f$ l+ |
我之前碰過這種問題  是這樣解決的
5#
 樓主| 發表於 2008-10-22 09:58:30 | 只看該作者
我加大推懂M30 的电流,过冲很小了,但是怎么减少负载驱动在转换时候的突变电压,突然变大,变小,一般在60mV 左右" B0 x0 X- a8 V4 E8 G* W* l9 b! W
,我的在200mV,太大了。请指教!!
6#
發表於 2008-10-22 13:12:51 | 只看該作者
你這種LDO的架構我沒有見過和用過6 c: D  a5 Y! D
所以無法以個人的經驗來提出建議/ u- D/ u% f2 Y9 m6 r
我純粹以我以前作過LDO的經驗和你的現象給一些個人看法
+ Q( o, D9 Q' R, l一般來說,若要縮短因為current loading的瞬間增加和減少而引起輸出電壓的突波,要從OP的頻率響應著手
5 w6 H' t3 v9 e2 V4 `  p這是因為OP是比較輸出的回授電壓和參考電壓的差值之後,然後將這個差值反映到控制M301 G* q. W# R) j/ O+ {# Z
如果OP的頻率響應愈佳,表示OP處理和反應這差值的所需時間會愈短,如此一來,可以在突波上昇到還沒有那麼高時便被控制
% [7 |% ?' x+ c. c$ }除此之外,尚有加大M30的size和加大負載的電容這兩種作法,不過,這兩種作法都是在不更動OP的size和架構下所採用的方式& U4 E: ]5 C4 E/ U8 ]3 x
若要作最根本的解法,需從OP本身的performance著手
7#
發表於 2008-10-22 15:43:19 | 只看該作者
原帖由 wxw622486 於 2008-10-22 09:58 AM 發表
2 p  z, r) K) l( s: P0 ?我加大推懂M30 的电流,过冲很小了,但是怎么减少负载驱动在转换时候的突变电压,突然变大,变小,一般在60mV 左 ...

+ n. m, p) b' L# }/ j8 @9 l) u5 V: u$ r) S) g( y
减小负载变化时输出波形的过冲可以从两方面入手:
/ B. w$ s7 B8 r1. 增大OP的GBW;
2 F3 @! ]# a9 w: _2. 增大输出电容;(将1uF电容换成10uF的电容;)
8#
發表於 2008-10-22 16:06:34 | 只看該作者
input 6-18v output 5v!!!. such LDO really  exist. be intresting ing.
9#
 樓主| 發表於 2008-10-22 17:46:15 | 只看該作者
我们是根据客户的要求来做的,负载电容是固定不变的,只有改变OP 的参数,我再看看有没有好的解决办法??谢谢大家!!!
10#
 樓主| 發表於 2008-10-22 17:50:46 | 只看該作者
还想问问几个简单的问题:
; @, i6 ^% K3 K/ K6 I; \; I1,负载变化的时间一般多大??比如从0A到200MA , 上升的时间一般多久??0 ^! w' O& T" D7 @
2,电源的上升时间多久??LDO 的过冲一般多大??LDO输出恢复时间多久??
( }- A/ c3 d7 y6 O3.如果需要修改OP 的性能》》GBW 怎么变化??通过什么方式可以达到??谢谢!!
11#
 樓主| 發表於 2008-10-23 09:35:17 | 只看該作者
如果在输出大的PMOS 管和误差放大器之间加入一个BUFFER 会不会减少OVERSHOOT???很多电路加如BUFFER 的目的是什么??谢谢!!
12#
發表於 2008-10-23 10:58:47 | 只看該作者
负载变化的时间依照负载类型的不同而不同,不好一概而论,而且在设计中需要考虑到最坏的情况,在仿真中用理想开关比较好一点。
- Y  ]" F5 v0 s- w一般电源的上电时间在ms级,ldo的过冲一般在100mV左右,输出的恢复时间和你ldo环路的GBW直接相关,GBW越大,恢复时间越短, v& ?  L- ~% q. ^8 K
增加OP的工作电流可以增大GBW,+ v2 h  B6 D/ |5 h# `( x
另外,也可以采用transient-enhance technique(Slew rate enhancement technique)来改善瞬态响应的性能
13#
發表於 2008-10-23 11:02:46 | 只看該作者
以下几篇paper供你参考,希望对你有用!

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
14#
發表於 2008-10-23 11:12:22 | 只看該作者
加buffer是为了环路的稳定性。应为OP的输出阻抗较大,它和pass device形成一个低频极点,另外,输出负载电阻电容也形成一个低频极点,这样就有两个低频极点造成环路不稳定。7 `* L% p# K8 _3 T2 M3 j+ G
加buffer可以将OP的输出极点移动高频,同时也是引入buffer输出和pass device产生的一个极点。
6 n: C: n8 f+ B9 }: F& q只有保证输出极点为足够低时才能保证环路的稳定性。
15#
 樓主| 發表於 2008-10-24 09:03:50 | 只看該作者
谢谢大家的帮忙,我回去好好学习学习!!
; [- J. R9 Q1 v" U" r6 ~5 P) R! d% x1 R+ V0 z* |# I+ Z# ~& s
万分感谢!!
16#
發表於 2008-10-27 17:38:06 | 只看該作者
原帖由 fmgay 於 2008-10-23 11:12 AM 發表
' Y# L( Y  ^1 m- b3 f7 S- ^2 L尼峖角@个低频极点,这样就有两个低频极点造成环路不稳定。3 K; @7 W7 b: J
布O引入buffer输出和pass device产生的一个极点。
! |7 |# q: ^  k- M0 F: u只有保 ...

8 x$ `% h- e- \& `, s我觉得这幅图里好像就有类似buffer的了?M78和M115就起到了降低输出电阻的作用!
17#
發表於 2008-10-28 23:14:11 | 只看該作者
M78/M115是common source stage, 是提供gain, 並非buffer1 t: e% L) j. m: W

: e; |) v, ~; _; {$ X7 W1. 這個東西的前面部分就是一個current-mirror amplifier  
" ?' ]$ O* O. Y8 @$ S    加一個輸出PMOS
  ~& O& S) R5 t) [% V2. 加大輸出電容可以防止over-shoot
. Y9 G  o- Y& K! h7 R3. 應該如fmgay說的R25和C18可以對Power, PSRR也會好些
& B% {7 }7 V' g, ?+ \+ b/ ?4. 可以並一個電容在Rfb, 就是電路圖的R15' U0 e) @7 [( G3 [- B
5. 加限流電路, 降低over-shoot
% P/ Z8 E5 x$ [6. 加軟啟動電路
18#
發表於 2008-10-29 12:45:31 | 只看該作者
原帖由 semico_ljj 於 2008-10-27 05:38 PM 發表 8 z) h4 H! E' N

. Z4 j% x3 j" J我觉得这幅图里好像就有类似buffer的了?M78和M115就起到了降低输出电阻的作用!
. n1 r4 ?7 k4 n4 T% T( P
M78和M15的输出阻抗很大的,不是做buffer用的。如楼上版主所说,是起放大作用的。
19#
發表於 2009-1-4 11:59:31 | 只看該作者
学写了,我们正在做的LDO也有个过冲问题,想办法中,试试各位说的方法,^_^。
20#
發表於 2009-1-4 17:14:09 | 只看該作者

回復 17# 的帖子

好像确是一个current-mirror amplifier,但是电流比例是1:1,比如M14/M115 ,M81/M78,这样有什么好处,其实并没有提供实质的增益啊!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-25 10:11 PM , Processed in 0.189011 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表