Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
現在跑fully differential感覺問題非常多 @@

我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓
7 L7 W2 i! G  n! H  p, k
0 g( G. L! }5 J  P% ^4 Q1.
9 c3 U. I9 B% k. A8 q首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號
! D% F) ~& E' {8 d; A! Q
*輸入端的描述
3 A# M% f9 b! q4 Mvd 9 0 dc 0 ac 1
7 |9 Q+ R! B/ r# n! Q" t% ^evd1 in1 8 9 0 0.5
# s# E/ j7 w# h( G: }evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0


4 c: N$ M. ?9 ^3 q8 ]4 s6 ^: o這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
% J$ J' R( ?) l. w不知道這樣來描述差動對的輸入端是否是正確的？
+ V" n/ X. `- V& O+ u+ ^. q" t

* ^1 p- C) V" m

2.求雙端輸出的gain
, T' A' Y# d; j( F$ S2 \7 w
*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
+ F  f. U5 y. `# i' J% X8 I! I.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
1 J- @' ~  K3 v' }
我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
真是非常困惑

還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
這到底是為什麼阿？
(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
/ F% V! n7 [! K# `8 r" t0 Y(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)


再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
4 O1 U0 j: f8 l3 e6 S. [' A8 l這要怎麼求呢？
; i) ]( u3 O% {( @, q" k) S

" G' q8 I# y, X' Z5 C2 B. F# i
3.輸出阻抗 與 輸入電容
- K, v4 q9 k( d' W  J0 E0 j請問輸出阻抗要怎麼求？
7 C6 ?# K+ Z( \. j單端的時候直接下 .tf v(out) vin
但是雙端該怎麼寫？
另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？

還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
5 z( A: C7 q) Y4 n) A- ~( z5 q1 x因為我設計的是sensor readout電路
為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值
* x1 [  u% w0 N1 R. d! R/ e1 {

( O# K# c) n% H
0 W8 H* Q7 S8 f2 K+ k, `! a
- f  ^; B/ M- \! w. D+ x4.輸入共模範圍 與 輸出擺幅

* U: U( F8 Q' _/ w/ i! W這個問題在書上找不到
是不是要自己看.op所得到那些vgs,vgd,vt值
* `9 l  W( `7 b9 ?然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
9 Z/ ~: p% C1 }+ J7 G) G6 k. o9 E" m; Ahspice有比較快的方法可以獲得這些資訊嗎？
2 a* t- m" Q, d7 i6 Q* s7 C
4 L( ~% l/ i; z" g" h( [- M


以上問題
請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
8 I* Z& |$ T4 e3 R, q; N3 h如果不用下面的寫法會有什麼缺點？
/ e& J/ D; }! G/ @0 p/ R8 g1 c8 X



附上小弟寫的folded cascode(輸入為PMOS) netlist:
7 z4 ]7 ~8 `1 w5 z4 a* _
folded
: T- h3 i4 c; c: @6 X.global vdd vss

.option acout=0

.option post=2
.option probe
* ^$ k) c  `4 t- g. E$ j/ L
.protect
; X4 I/ `! R8 C& J3 M, b; k- G4 R, v.lib ./rf018.l tt
9 i$ }. ?( s' ^$ C9 u/ N.unprotect

. Z; \$ |9 |0 zmp1 1 in1   7 vdd pch l=0.35u w=30u
mp2 2 in2   7 vdd pch l=0.35u w=30u
mp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
mp5 out2  out2  5 vdd pch l=0.35u w=20u
$ I/ t% Q9 [$ g' rmp6 out1  out2  6 vdd pch l=0.35u w=20u
( P* ~8 c$ k3 R& \: ]' J9 ]mp7 7 b1 vdd vdd pch l=0.35u w=50u
2 [0 Z6 l0 O' Y9 |% B  }8 Imn1 out2 b2 1 vss nch l=0.35u w=5u
mn2 out1 b2 2 vss nch l=0.35u w=5u
% B- W/ \4 D5 k' D8 N9 @mn3 1 b3 vss vss nch l=0.35u w=25u
mn4 2 b3 vss vss nch l=0.35u w=25u
' J% f6 S- `/ L! I' {$ T, ^" K
) \9 J' m9 d2 A: o! d*輸入端的描述
vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
3 ^- D( X( u6 W6 z8 S( N9 nvdd vdd 0 dc 3.3v
8 S( D. e! T+ fvss vss 0 dc -3.3v

0 ?/ k7 ^2 v% `, `$ Evb1 b1 0 2.4
vb2 b2 0 -1.2
- Y9 q/ o! \) n  B4 G3 d1 L  w: evb3 b3 0 -2.4

.op
& K- Y: {" I4 t7 u4 A.ac dec 10 100 100g

*讀取輸出端的描述
( Z" u- F4 A8 P0 h! G( |" l.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
4 x' s4 D# Y: f+ X5 G! h.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

3 B% e- O7 ~" \; a( D.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
可否請問一下這是什麼意思阿

rice019

Gain差兩倍
因為是你實際上Gain是看VOP-VON
差兩倍gain實際上也才差6dB左右
所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
8 ^& i7 V% s& ~mp1 1 in1   7 vdd pch l=0.35u w=30u
; d. L9 W: m( L) zmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
# _$ r* P' _2 ~6 f2 v; @這兩種寫法有什麼差別嗎？(模擬或layout上)
, D) Y, i4 j+ H/ J: u3 Y1 T& Y, R======================================
+ k9 L' u1 I5 _0 O% _& {2 b4 _' Q我絕得啦！雖然width感覺都相同
但是跑hspice時候可以看到他們應該在不同的pch裡
' {" C& y& U% P/ ^例如...pch.1   pch.2 所以裡面有些參數就不一樣
* g* ~' e5 H$ }) D/ g8 d像是Vt~~或者mobility.....
* E  V* G9 \) v% W" |在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小
- A- W) }: `; J% {
以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
8 ?" \+ T. l2 g) ^上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
. a8 C1 ]0 Y' I; }! p) t2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
9 k* v3 x4 v$ t2 E: g3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
4.Allen的書應該有。
8 \7 W6 U+ F( ]5 B: M5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~