10/8 2008台日半導體產業技術論壇 探討 3DIC 下世代半導體新技術

chip123

子產品朝向輕薄短小、高效能發展已成趨勢，高度系統整合與無線化將無可避免；具體積小、整合度高、耗電量低、成本低等特性的立體堆疊晶片（3DIC）成趨勢。隨3DIC技術發展，強調垂直分工的半導體產業價值鏈互動模式也將改變；IC設計、製造、封測勢將重新整合、位移，而新產業型態及供應鏈也將應運而生。3DIC為下世代半導體新技術，各國目前多在先期發展階段。台灣已有全球最完整晶圓製造、IC封裝、設計產銷鏈，深具發展3DIC潛力。 此論壇將提供下世代製造的整體觀點，聚焦在關鍵領域－製造與3D封裝。伴隨著關鍵製造技術（記憶體，邏輯，非揮發性記憶體）與3D封裝技術的短期與長期的科技需求與潛能挑戰將會在此論壇中進行討論。 ! L$ c) k$ K$ ?  Q% }- i: y3 z2008年台灣與日本半導體科技論壇將會透過領導產業與學界公開的討論與分享製造與封裝的觀點，連結台灣IC相關產業與日本產業，創造價值網絡。 7 o4 g% u; u$ e3 v" m; d7 K ) @2 S4 Z7 }; i 活動網址： http://www.digitimes.com/tw/seminar/DGT_SIPO971008.htm 洽詢專線： +886-2-87128866分機319陳小姐 傳真專線： +886-2-87123366 傳真確認專線： +886-2-87128866分機0 參加方式： 免費參加 報名方式： 網路、傳真報名 活動議程： Time Description Opening － Vision of Collaborative Alliance 08:30 - 09:00 Registration 09:00 - 09:05 Opening Remarks + C/ @6 l5 V& I: SI. Representative of MOEA II. Chairman of Association of East Asian Relations 09:05 - 09:10 09:10 - 09:30 Message from ITRI ( I; e/ D0 K3 ]" ^/ R# n/ b& @Dr. Cheng-Wen Wu 1 S  W' p1 P/ d9 V; s/ wGeneral Director of STC 09:30 - 10:00 Keynote Address I 8 ^# M. f- ?2 T3 u2 b3 m5 U3 rChung-Hua Institution for Economic Research, CIER 10:00 - 10:30 Keynote Address II ( @6 s+ L# ?" j+ a5 {" [: V9 y8 L  @Prof. Mitsumasa Koyanagi　 Chief Commissioner , 3DIC 2008 Organizing Committee 10:30 - 10:50 Break Session 1 － 3D IC (Manufacturing) Hosted by Jing-Jou Tong , Executive Assistant, STC, ITRI 10:50 - 11:20 Topic: Challenges of 3D IC + ?5 e* ?2 N* q8 l! _& e' LMr. Tjandra Winata Karta 1 W# Q; f! ?" _$ f/ C3 {Senior Director , tsmc 11:20 - 12:00 Renesas SiP Future Technology . N3 e% V. A- _" S" L' O/ xMr. Masashi Umino Group Manager , RENESAS 12:00 - 13:20 Lunch 13:20 - 13:50 Emerging 3D-Memory Device Prof. Ken Takeuchi   Y) Q, `" x" p* B1 Y! XThe University Of Tokyo Session 2 － 3D IC (Packaging) Hosted by Wei-Chung Lo, Director , EOL, ITRI 13:50 - 14:20 Topic: TBC : E. a5 T9 x7 x8 Y  s" @9 bProf. Hajime Tomokage Fukuoka University 14:20 - 14:50 3D Packaging Overview 6 j3 r+ t$ {5 d% X# K# ~8 ODr. Ho Ming Tong ( N2 h3 _3 T0 UChief R&D Officer, ASE Group 14:50 - 15:20 Emerging business on Silicon interposer BGA package, success or fail? Mr. Naoya Tohyama Liquid Design Systems, Inc 15:20 - 15:50 CMOS sensor and logic wafer level package 2 x# M% n) O! A/ c$ nMr. Wei Ming Chen & h1 n8 W) V4 \! A  i  D7 f9 uR&D Vice President , Xintec Inc 15:50 - 16:10 Break 16:10 - 16:50 Topic: TBC Mr. Takeo Minomiya   ^6 |7 N3 p" |' fBoard Chairman , TSUNAMI Network Partners Corp. 16:50 - 17:20 Panel Discussion ※ 備註：主辦單位保有報名與否、開放進場及最後更改議程之權利。 3 Z; q# R+ e' x: P$ U+ q* [ 注意事項： 1. 請於10月6日(一)18:00前完成報名，超過時間者請至現場報名。若報名者不克參加，可指派其他人選參加，並請事先通知DIGITIMES。 2. 請於活動開始前進行報到。未能準時報到或當天無法出席之學員，本活動無法為您保留講義及座位。現場報名之學員，主辦單位視現場狀況保有開放進場與否之權利。 3. 報名確認均以活動前一天發送之報到通知單為準。 4. 若因不可預測之突發因素，主辦單位得保留研討會課程及講師之變更權利。 " w! |9 c7 J, n' E 主辦單位： 經濟部工業局半導體產業推動辦公室 　 中華經濟研究院 ( i8 F, [7 [' h/ h5 r 協辦單位：

chip123

3DIC技術研討會

時間：2009/03/26 ~ 2009/03/26 & `6 o/ k3 B1 n5 \+ U( a" G地點：工研院51館2D ; a. Y! h8 A7 R4 {5 {　　由於電腦與通訊產品的迅速發展，近年來半導體相關產業為了滿足消費者對電子產品輕薄微小化與高效能的需求，使得晶片封裝製程業逐漸脫離傳統的技術，朝向高功率、高密度與低成本的製程發展，而三維堆疊式晶片(3 Dimension Stacked IC)的技術乃成為全球關注之焦點。有鑑於此，工研院電光所特別邀請在Semicon China 2009之Invited Speakers於3月26日來台，針對3DIC技術最新發展趨勢作深入報導，希望藉由這場技術研討會，能提供與會者在3DIC技術研發方向的參考。 1 H6 }* f1 L/ C( U 指導單位：經濟部工業局 8 F# \2 _( o+ A% i) {主辦單位：工研院電光所 9 t( S  z& n$ ]2 l協辦單位：Ad-STAC聯盟、AMPA聯盟 6 q3 }5 A" o. b; ?. e5 o' s" Y8 M9 a時   間：98年3月26日(星期四) 9:00~16:30 * O% ^, j: ]/ ]+ H地   點：工研院中興院區51館422會議室(新竹縣竹東鎮中興路四段195號) & V8 b; I7 r7 X9 {! ^) C1 }0 u+ U" a- L【活動議程】 " f7 h. h+ `4 K$ O: G' ` 時間 議題名稱 講師 8:40~9:00 Registration 9:00~9:10 Opening Dr. Lo Wei-Chung Director, EOL/ITRI 9:10~10:10 0 r, p) v3 U' j+ M. L. X5 O' K3D Integration, the present and the future. 4 e; U! L% E; h3 I. m$ N Dr. Tom Jiang Manager, Micron, USA 10:10~10:40 Break 10:40~11:40 7 Q1 S% R) M; h$ ?" V" | Challenges, Trends and Solutions for 3D Interconnects in Lithography and Wafer Level Bonding Techniques. Margarete Zoberbier, Suss MicroTec, Germany 11:40~12:00 Q & A 4 w* a  l  g' i  ] 12:00~13:30 Lunch 9 i& k4 }2 V/ N; @: D1 f 13:30~14:30 Throughput Enhanced Flip-Chip to Wafer Bonding: The Advanced Chip to Wafer Bonding Process / H0 u9 M$ {8 g; L- K9 R Stefan Pargfrieder 6 O4 x' R' L/ Y Business Development Manager EV Group, Austria 14:30~15:00 Break : O/ w' p$ I  `# z% K 15:00~16:00 3DIC Technology Development and R&D activity in Asia Pacific Regions. 0 [8 ^- n2 c1 s6 Z% t3 c Dr. Ricky Lee Hong Kong Univ. of Science & Technology 16:20~16:30 Q&A ; K) {- j; H& N. D) M6 v# F6 x  e( t ' {* [6 i, b4 G

參考檔案： 81_980326-3DIC技術研討會DM--V4.doc