2-4解碼器測試驗証程式編譯錯誤

ultraman · 發表於 2011-12-4 20:13:29

剛接觸,看不懂,希望先進們可以解說一下程式,還有一直編譯錯誤,我不懂為什麼錯誤,如果可以也想請教一下

'timescale 1ns/1ns

module the_2-4_decoder_testing_and_certification_program;

wire[3:0]y;
reg a;
reg b;

deco2_4g UUT(
.y(y),
.a(a),
.b(b));

integer TX_FILE;
integer TX_ERROR;

initial
begin
TX_ERROR=0;
TX_FILE=$fopen("result.txt");

a=1'b0;
b=1'b0;

#100
a=1'b1;

#100
a=1'b0;
b=1'b1;

#100
b=1'b1;

#150
if(TX_ERROR==0)
begin
$display("No errors or warning");
$display(TX_FILE,"No errors or warning");
end else begin
$display("%d errors found in simulation",TX_ERROR);
$display(TX_FILE,"%d errors found in simulation",TX_ERROR);
end
$fclose(TX_FILE);
$stop;
end

task CHECK_y;
input[3:0]NEXT_y;
#0 begin
if(NEXT_y!==y)begin
$display("Error at time=%dns y=%b,expected=%b",
$time,y,NEXT_y);
$fdisplay(TX_FILE,"Error at time=%dns y=%b,expected=%b",
$time,y,NEXT_y);
TX_ERROR=TX_ERROR+1;
end
end
endtask
endmodule

card_4_girt · 發表於 2013-2-5 22:51:28

本帖最後由 card_4_girt 於 2013-2-5 10:54 PM 編輯

你的錯誤有以下幾點: (關於指令解釋以及程式檔請見此帖最底下)
1. `timescale 1ns/1ns (請把第一行改成跟這裡一樣的"標點符號")
2. module the_2-4_decoder_testing_and_certification_program;
必須改成
module the_2_4_decoder_testing_and_certification_program;

編譯雖過但必須注意的地方:
1. fopen可以適時在後面加入要寫入或讀出，會比較知道動作，比如說
$fopen("result.txt","w");
模式有w(寫入至未存在或已存在的檔案)、r(讀出)、a(寫入至已存在的檔案)等
w的寫入方式是尚未存在的檔案會自動創造且寫入程式訊息，或是對存在的檔案進行覆蓋性寫入，因此每次執行完的結果會把上次結果全部蓋掉
a的寫入方式是尚未存在的檔案會自動創造且寫入程式訊息，或是對存在的檔案進行非覆蓋性寫入，因此每次執行完的結果會顯示在上次結果之後
你也可以參考下面的頁面:
http://www.asic-world.com/verilog/verilog2k3.html

2. 因為你的程式含有$stop任務，對testbench會使模擬暫停，因此對後面才定義的task宣告來說並沒有作用到，最好是能在initial begin...end區塊之前就定義好task
3. 你沒有呼叫你的"CHECK_y" task，所以就算把測試的pattern寫出來也沒有作用，應該要想辦法代個值給CHECK_y，才有機會知道TX_ERROR是否為0，並輸出對應的訊息以利debug
4. 不清楚哪一個是你的第一個輸入，不過我是把它當成{b,a}={00,01,10,11}來看，那麼你應該將刪除線部分改成紅色部分，不然會少一種輸入的可能性
   //{b,a}=2'b00;
   a=1'b0;
      b=1'b0;
      //{b,a}=2'b01;
      #100
      CHECK_y(4'bxxxx);
      a=1'b1;
   //{b,a}=2'b10;
      #100:
      CHECK_y(4'bxxxx);
      a=1'b0;
      b=1'b1;
      //{b,a}=2'b11;
      #100
      CHECK_y(4'bxxxx);
      ~~b=1'b1;~~  //{b,a}=2'b10;
      a=1'b1;  //{b,a}=2'b11;
      #150
      CHECK_y(4'bxxxx);

5. 關於詳細的解釋，以及可用ModelSim 6.2版模擬的do file(.do)、改過的testbench以及2 to 4 decoder的設計檔，都在下面這個附件中，可參考看看

希望對你有幫助!!

		自動登錄	找回密碼
密碼			申請會員

[問題求助] 2-4解碼器測試驗証程式編譯錯誤

本帖子中包含更多資源