請問Xilinx CoolRunner-II Starter Kit 該用VHDL或Verilog ?

boltnut

小弟手上有個Xilinx CoolRunner-II Starter Kit (XC2C256), 想要做個
  b, s4 \' c; h( dDE (Data Enable) 訊號分離成Hsync/Vsync 實驗,
3 [$ Y4 a+ L' [3 T! w4 d請問 該用VHDL或Verilog來設計 ?
6 i. W- y/ X$ E$ Y* p6 R  o' N7 z
4 J- X* ^2 u1 X% w: }5 j( X2 K我正在下載安裝 ISE Design suite 11.1,
不知會不會殺壬雞卻用牛刀?

tommywgt

隨便你用都行

boltnut

回復 2# tommywgt


" F6 _' l/ U& l% e1 U    我安裝Xilinx ISE 11.5 後,有
1) ISE 11.5
& c% y; ~( z& {4 w2) iMACT 11
4 m8 }- u% y) D0 o' V3) PlanAhead 11
4) ChipScope 11
1 `: Y3 V8 r% Y& d; Q# V
" b# J3 A4 V4 |8 D0 c$ N' y; J請問這些ToolChain 的工作流程為何?
# E% c- \) f7 k5 C% G有文件說明ToolChain的工作流程嗎?

tommywgt

1) ISE 11.5: Xilinx的整合開發環境
2) iMACT 11: JTAG的燒錄環境
3) PlanAhead: place用的tool, 不建議初學者使用
* s6 }& T1 O/ S0 Q" F3 R4) ChipScope 11: 類似Logic Analyzer的工具, 很好用, 但是只能在FPGA中使用

建議你去找代理商的FAE要你所需要的資料

russell

Hi,

您需要的資料, 我寄到您Gmail囉! 請查收! ^^

sieg70

russel, 請問我可以向您索取這份資料嗎? thanks! 請寄到  s i e g 7 0  @ y a h o o . c o m . t w

pompom7788

感謝大大分享喔~~~~
" v1 b7 x: R* J
, e- [! T8 g' J; u& C3q~~~