How-to Migrate from DDR2 to DDR3 Design Considerations

Web

Maximize Performance!?
% a  C/ Q3 G3 w9 ]4 }, B: ^What makes a good memory controller?
7 K. v) X( T# }2 b; S  a
5 ]- _8 o8 V" B$ v. Q3 ISpeaker: Willy Huang, Director of AP Sales, Denali Software1,42p, 486KB
" P9 w/ ], s% s! T5 A/ ]
0 _6 E5 @& z9 A5 wDatabahn Memory Controller Overview
– Capability, Configurability and Interfacing
Hard PHY Overview
Roadmaps and Conclusion

遊客，如果您要查看本帖隱藏內容請回復

jacky002

下載看看對工作是否有幫助.

masonchung

It  can be more help for design

yhchang

我看了 我覺得是還不錯的資料
DRAM 基本上很難在High SPEED 與LOWER POWER上
) C$ C/ ~9 `$ V* t6 V. g達到雙贏  想要LOW POWER 勢必要加入很多省電的控制機制
7 m/ Y3 a& n( B! a0 O, l所以 DIE SIZE也小不下去 但是我們公司還是強迫RD要把這兩樣東西
做在同一套光罩上  而且Schedule只給兩個月 基本上我對這樣的安排很無言...

ccceic91g

感謝大大無私的分享~~
感謝大大無私的分享~~

raymondcao

我现在在设计DDR2 Controller ，在FPGA验证中出现问题，如何在FPGA中实现HY功能，或者说不用PHY可以实现DDR2 controller 在FPGA的验证吗？请教了

johndoedie

大感謝!最近正在研究這個主題，趕快來拜讀一下。

teaman

謝謝分享  
$ U+ |7 i2 ~. `! N7 g老闆希望快點進入DDR3的世代
操的很凶
希望能得到幫助

faradayken

多學些
+ Q' T" @6 J  }! Q& @
Databahn Memory Controller Overview
, J! I0 R" x$ X1 |1 q– Capability, Configurability and Interfacing
Hard PHY Overview
' S- {0 y. \7 ORoadmaps and Conclusion

kaosci

非常感謝拉....剛好對這部分資訊很缺乏，可以拿來好好研究

xp212125o

感謝分享
2 {  F$ G, ^, C' m! |0 W正好有用到
, X/ J6 k$ }  P先下載來看看
$ u- }$ P9 q) v/ V/ x- v1 N( A1 q7 Hthank you very much~

jaster

最近正在研究這部分的資訊
感謝分享

maimh

下載看看....看看是否對目前工作有幫助

fufu1119

4年前做過SDR SDRAM, 目前需要做DDR2/DDR3, 希望這是一份不錯的參考資料, 謝謝分享!

jumliang

感謝分享~~DRAM controller (DDR2 and DDR3)....應該很有幫助

ltake

hope helpful~~~
Thanks for sharing

alienwarejian