|
Critical SoC Techniques for 1st Silicon Success) K& V0 \# x% [0 m; A+ g+ P' W
第一次就量產成功所需的關鍵SoC技術
5 ~0 e' k2 C" B* E' {7 x+ Y2 V% w0 @. g: |6 [9 N4 o
消費和通訊市場的發展日新月異,市場競爭日趨激烈,其中產品性能不斷提升和功耗不斷降低是主要推動因素。對於在智慧型手機和平板電腦上實現最新的3G和4G應用內容而言,這些性能特性是必不可少的。' m' T9 U( p4 \3 j: V1 ~
/ [3 z; n7 O0 O8 V當話題轉到先進製程,許多晶片設計人員就會發現,要為此類先進應用提供所需的下一代性能、面積和功耗管理,他們也面臨著各種挑戰。
# U( ^) I$ F% J* S* M! u+ i4 E/ ^" S
•性能目標不斷提高、漏電流也同時不斷升高、功耗要求持續降低,令設計工作日趨複雜。
; Q+ c; X/ k4 o, j9 r, C•低耗電模式意味著喚醒時間慢,並可能造成存儲狀態流失。8 g$ ^! e; o/ ~' I
•新的性能和功耗管理工具可能需要專門客制化的實現技巧,因而就拉長了設計週期。
+ F4 C; l9 Y7 \) @, P•為優化系統性能需要多次進行反復設計,因而推遲了產品的上市時間。
0 r$ n+ I6 V* U4 j$ i•先進製程設計變得更為複雜,Sign off週期延長,測試工作變得更加困難。
: ^& o9 F8 n& H( a q+ @0 c; j1 C+ g/ g3 h6 ~, P* ` f5 O4 |5 I' o
上述這些設計困境使得設計週期延長、量產時間推遲,導致市場占有率減少、收益降低。但我們可以減少這些設計難題! ARM舉辦的“第一次就量產成功所需的關鍵SoC技術”研討會將為您提供各種有價值的資料,幫助促進SoC設計成功。該研討會將探討先進IC設計和製造所面臨的各種挑戰和解決方案,其中包括:
6 o( s: r5 G* A3 Q9 b0 B- R0 ^% D
( G9 F1 O" d" ^; h1 m, P•在達到最高頻率之下,仍然可以進一步降低功耗。
$ g0 b6 Y0 K8 l" Q8 @8 \•如何降低SoC的動態和漏電功耗、降低回復正常操作模式所需的時間與功率及資料存儲之間的平衡,包括多電壓供電技術、DVFS等。
" v0 C# k1 y6 C! ~* p! V•如何採用行業標準的EDA流程預測SoC性能,縮短設計週期。1 \. y; w' f; A% b u2 ]
•如何從SoC設計環節開始提高產品良率。
! j4 C) [6 a9 D8 c: L. ^6 ]2 m, L•如何驗證低功耗和multiple timing corners sign off.. G A3 m4 c; A
•快速實現一次量產成功的 “必備”技術。5 S& S. T( J' x) g: I1 U
8 z1 F) a$ R0 F5 ]/ O; `* K1 H
作為一名先進製程晶片設計人員,必須始終以最低功耗和最高性能作為SoC的設計目標。但製程不斷演進,為SoC設計帶來了前所未有的複雜和困難。您在開始下一項新設計前,請務必瞭解和掌握最新的制勝法寶,從而克服各種困難,設計出與眾不同的SoC,並縮短產品上市時間。立即註冊,參加ARM的“第一次就量產成功所需的關鍵SoC技術”研討會。 |
|