Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 11468|回復: 9
打印 上一主題 下一主題

[問題求助] Layout 空位如何解決

[複製鏈接]
跳轉到指定樓層
1#
發表於 2011-3-27 00:00:09 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
在畫Layout時,如有空位能用 Guard ring、做DUMMY、刻意跑線在上面來補空位嗎??
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2011-3-29 14:25:05 | 只看該作者
一般來說盡量不要出現有空位是比較好,如果空位過大表示你的空間使用率
: @' e& P( \  _& T% P' A1 @2 o. T
  X9 Q5 D: }/ R4 O不盡完善,很可能會被要求RE-LAYOUT,也就是重畫,但是如果是跟design
+ m# Q! B9 j& K! _% b3 X& t6 S! |* }/ v' d3 ?$ A5 T; B  i* g
討論後留下非不得以的空位,則可以補mos dummy or 電容,補ring 算是最* }9 H+ r, T- Z% `

1 p& c: C& X" n/ z' s簡單也最粗糙的補空位的方式,除非不得以,我自己layout時是不會把空位全
) n4 r( w" l; ~+ V& `8 G$ `9 O8 i; `: o: t4 k5 c# {
部都拿來補ring的,以上僅供參考,希望對你有幫助。
3#
發表於 2011-3-30 11:40:30 | 只看該作者
这个要看空位是在什么地方了?有模拟电路里,个人觉得某些敏感线附近的空位是不能补的,但是大部分都可以用来补电源-地电容比较好,也可以做成dummy来提高制程的精度。
4#
發表於 2011-3-31 10:46:17 | 只看該作者
可以寫些 Product code, Company name 之類的
5#
發表於 2011-3-31 14:05:49 | 只看該作者
同意大家的說法* c" u$ r. K+ O* v( J% g
盡量不要有空位
  p! M7 T/ a( L# ~8 \/ d有時候為了match 或是其他目的- }8 E2 o$ ~4 p; I
會有空位
; K6 m: d) p+ K' c1 S4 e# y這時候就是藝術創作的時候了
6#
發表於 2011-4-1 15:06:36 | 只看該作者
1. 補 Decope 電容.+ ]; G) S8 K, M- e& v# c
2. 把 Power/ GND metal  加粗.
7 K/ V& _9 E, E6 p2 @' `( y3. 加 redundant cell
7#
發表於 2011-4-19 10:07:46 | 只看該作者
1.填VCC對GND ESD CELL - K, y- B4 S7 d" m. K( s8 N
2.加dummy digital CELL
' t# \+ Q8 a+ A. o7 Q8 f* d3.add RES and CAP
8#
發表於 2011-4-25 18:37:14 | 只看該作者
補電容(針對Power對GND)或是補DUMMY MOS
9#
發表於 2011-5-11 17:46:07 | 只看該作者
补电源对地的电容3 I: }9 A8 m) \! f
和RD讨论,画一些预留的器件+ g% e. N, }2 r* Y2 |
打上Psub的接触
10#
發表於 2011-6-1 20:28:44 | 只看該作者
在相同面積下調整佈局方式,欺騙自已,但要調整需跟RD討論,8 }# p3 {8 K' S2 K* \: x& e
當RD看到LAYOUT還有空間的下場時,會再調尺寸或新增電路以及在重要且敏感的地方要求加入RING,,在相同的面積下做完
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-9-29 06:31 AM , Processed in 0.171009 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表