|
2#
樓主 |
發表於 2011-4-13 08:48:59
|
只看該作者
Rambus的演講
' u" i3 c: W( x* ^美國中部時間(CST)2011年4月12日(星期二)13:00
p! w/ G$ {* X採用透過並行設計方法來提高記憶體介面的效能(Advancing Memory Interface Performance through Concurrent Engineering)6 Y" O6 b# W7 U g4 u9 m& {$ G
演講者:Rambus Inc.工程總監Chuck Yuan博士
/ a, F# J' b' a1 y& E
' }" w, {4 s4 ]2 u) G會上,Yuan博士將討論記憶體資料速率超越1Gbps的趨勢,而該趨勢將促使介面設計複雜程度顯著提高。為了滿足新一代電子系統的效能要求並降低成本,必須考慮同時廣泛最佳化設計的各個方面,包括矽片、封裝及印刷電路板的設計等。該課程將介紹Rambus所採用的並行設計方法。Rambus採用該方法最佳化實體層(PHY)及整個系統,以較低的成本實現效能突破,並開發出先進的高效能記憶體。 & \: i, c+ N, {8 B3 _8 s0 ?& n f; \
+ u: O [9 e7 z6 x9 f
Rambus展示
) \6 G" `1 m3 n5 m: }1 N& LTB級頻寬計畫
) s. y# f/ W# E1 F$ ] GRambus的TB級頻寬計畫所帶來的最新技術能成就無與倫比的低功耗以及與單端(Single-Ended)儲存架構(如GDDR5和DDR3)的相容性。由於額外使用了FlexMode™介面技術,多模式系統單晶片(SoC)記憶體介面實體層可以採用單一的系統單晶片封裝設計,而無需增加管腳。該實體層既支援差模信號,也支援單端信號。這次展示將展示Rambus TB級頻寬計畫節能的方法。在40奈米級製程矽測試載具上以20Gbps作業時,該公司的TB級頻寬計畫已經成功地將功耗降至6mW/Gbps。
7 L1 G! \* u! F% A3 p
1 G2 c( N0 h' s8 w# q# SDDR3實體層開發方案 0 t: `' o; r, W, y) c
7 u6 l2 N9 `% U) H' B+ \
這項高效能、低成本的DDR3記憶體控制器介面解決方案是專門為消費電子產品而客製的。該解決方案象徵著採用低成本線焊封裝的工作矽片的資料速率首次達到1866MT/s。 q i, W; u7 S& }/ A
Mobile XDR™記憶體架構 , H! H! W+ [, S. w9 ]9 b, b y
Mobile XDR記憶體是用於行動應用產品的最快、功耗最低的記憶體。Mobile XDR的資料速率可達3.2至4.3Gbps,功耗效率則低至空前的2.2mW/Gbps,因而是新一代智慧型電話、小筆電、行動遊戲及行動多媒體產品的理想之選。 |
|