|
新思科技發表DesignWare STAR層階系統(Hierarchical System) 加速SoC矽測試(Silicon Testing)
# ^1 g, q6 I7 H可大幅降低測試整合(test integration)時間、提升層階SoC的測試品質 ; j( J1 `( x1 u$ p0 S4 T6 I
( S5 j: C ~( T
摘要: * n& o2 h J2 U, S* h8 m1 c3 u7 }
" \3 D/ K1 f( I3 \
· 藉由自動測試整合以及SoC驗證(包括類比/混合訊號IP、數位邏輯區塊、記憶體和介面IP),提升設計及可測試性設計的生產力。& V1 ]' e/ r, T7 M
· 利用動態的連續測試排程,讓測試時間和功耗達到最佳化。- G. ^" R; A; L/ K( M
· 在SoC層級重複運用IP和邏輯區塊的測試模式,減少開發時間和心力。# T- T" c9 t9 C* g7 b/ S6 ^
· 藉由簡化的層階式網路(hierarchical network),減少測試的邏輯面積和訊號繞線,該網路以IEEE測試標準為基礎,且由針對所有IP及邏輯區塊的模組化伺服器所管理。
8 `; j E. ^$ X- L2 K· 透過IP與邏輯區塊的層階式存取,減少數周的的測試時間。# k" Q% z; G) D* v
· DesignWare STAR層階系統為新思科技完整的測試產品解決方案之一環;新思科技的完整測試產品解決方案尚包括DesignWare STAR記憶體系統、DFTMAX以及TetraMAX。
% F; M) q, f7 K, `% s) w9 f5 v* u. g
2 E* @: m4 |4 i) o(台北訊)全球晶片設計及電子系統軟體暨IP領導廠商新思科技(Synopsys)近日推出DesignWare® STAR層階系統(Hierarchical System),該自動化層階測試解決方案內含類比/混合訊號IP、數位邏輯區塊(block)、記憶體和介面IP等,可有效提升SoC測試的效率。STAR層階系統可大幅減少測試整合時間是根據IEEE測試標準(IEEE 1500、 IEEE 1149.15 |9 Y8 i( X6 g1 ~* B9 C4 A
、P1687)所自動建立的層階式網路(hierarchical network),由模組化伺服器(modular server)所管理,用以進行整體SoC測試資源的存取和管理新思科技DesignWare®,及提升測試結果品質(quality of results,QoR),藉由彈性的測試排程(scheduling)達到測試時間與功耗的最佳化。 |
|