設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › Synthesis and Scripting _Designing Multi-Asynchronou ...
返回列表 發新帖
查看: 3800|回復: 1
打印 上一主題 下一主題

Synthesis and Scripting _Designing Multi-Asynchronous Clock

[複製鏈接]
treebug
跳轉到指定樓層
1#
發表於 2009-9-10 14:22:42 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
Synthesis and Scripting Techniques for Designing Multi-Asynchronous Clock Designs
0 K: P# D4 d  n1 l; V
3 l- y+ m. K+ e' G5 z" y+ hSNUG-2001票選的好文章) G1 G: X3 y* a
" _) {( m% ]* j& O" L7 L5 P" G/ k
遊客，如果您要查看本帖隱藏內容請回復

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2016-9-22 20:16:35 | 只看該作者
這個不錯喔~~可以拿來當教學用~~! W& ~9 m% O+ P1 T1 e1 ^! U( g4 [
每次都要操作好多變給新人看~~" Q3 a4 v* D. S: w
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-31 06:24 AM , Processed in 0.160009 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表