layout N-well 超過解決方法?

davidwww123

請問各位大大有什麼方法解決這問題嗎?
或者有什麼建議~謝謝^^
' e" f4 K- S# ~' `- \9 F6 k- Q, c
加了N-Well就出現以下的錯....
, @* S" `' S4 l9 p- p感覺是畫太大...
不知是否有別的方法解決??  除了重畫....
+ z3 \- T9 x: R* U% Q感恩~

DRC錯誤:
LATI.3A {@ N-well PICK-UP to PMOS max space < 20um
  PASD NOT NPKUP}

m851055

哪些是NMOS哪些是PMOS請說明.............

davidwww123

全部都是PMOS
全部都是PMOS
2 \! O5 l( j1 w: _& B2 I全部都是PMOS

m851055

改用較上層的metal做跳線try it.................

motofatfat

這個問題是 body 離太遠  不是 NWELL 畫太大
應該是中間的MOS 離邊上的 BODY 超過 20 UM
' [1 o8 g& O# J& [% E4 }" P看能不能在中間 跑線的下方加 N+ OD 當BODY
- P, O8 |5 [1 h# N由兩旁加 CONT 和 M1 中間沒有 也 還好
試試看ㄅ

小包

hi~他的意思是說你的pmos沒有達到latch up的rule，上面有說明你的pmos到bulk GR要小於20um，所以你每40um就要一個n+GR。

clarkhuang

原帖由 小包 於 2009-10-19 12:50 PM 發表
4 \" s' L% y5 ~+ d1 Fhi~他的意思是說你的pmos沒有達到latch up的rule，上面有說明你的pmos到bulk GR要小於20um，所以你每40um就要一個n+GR。

. ]" L, i1 A5 g- g" D9 C3 V
' y( ^$ r' v: {  `7 ~8 b
同意上面大大 說的喔
5 x" x& N2 p: X  Q4 c
她的意思就是這樣  不過好像應該是每20um就要加一個  是40um嗎??   感謝

小包

因為他在report上寫pmos到nw pick up要20um，而不是pick up到pick up，所以以mos來說左右20um或是上下20um（其實只要一邊<20um就ok了，譬如說左邊19um就碰到GR），所以相加一共是40um，也就是說n+GR的OD到OD最大只能是40um，這樣包在裡面的mos到pick up的spacing一定會小於20um。就是一般所說的latch up rule。design rule上通常都會定義哦~

8 y) e- G6 H) ]0 Y: O[ 本帖最後由 小包 於 2009-10-19 11:27 PM 編輯 ]

davidwww123

原帖由 motofatfat 於 2009-10-19 10:01 AM 發表
這個問題是 body 離太遠  不是 NWELL 畫太大
應該是中間的MOS 離邊上的 BODY 超過 20 UM
. @) z# O, `0 Y. ?8 u看能不能在中間 跑線的下方加 N+ OD 當BODY
# j+ Y2 A, e8 D! x( W由兩旁加 CONT 和 M1 中間沒有 也 還好
$ I8 w6 H; M. ~; b! i5 v# p試試看ㄅ

' [9 C7 x. i) n2 M* I' ~
感謝~motofatfat前輩的方法!!
7 x( ?6 I% V, S6 `* A讓我解決問題了! 謝謝

YuanII

感謝大大的告解!!
問題已解決~感恩