Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 9391|回復: 4
打印 上一主題 下一主題

[問題求助] Verilog新人一問

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2011-12-4 19:13:57 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
initial
5 _# k# M, b( Z* l( B    begin8 |3 O; ?  l1 \! Z
        clock=1'b0;
- p. J  j7 x! F        reset=1'b0;
% h: r$ H# O, S$ ~9 B1 _& t        4 Y- m4 E, c% |5 d: |
        #300 $stop;              <--#300 ,這是什麼鬼阿??
2 s/ }6 J2 @3 N4 C        #600 $finish;             <--#600 ,這是什麼鬼阿??0 ^1 z6 w+ `5 G5 f+ N; N( _
end
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂1 踩 分享分享
2#
發表於 2012-2-8 21:20:39 | 只看該作者
丟到modelsim就很清楚了,看單字的意思應該也不難。
3#
發表於 2012-2-14 15:59:41 | 只看該作者
#300代表延遲300個clock的時間
4#
發表於 2012-5-6 23:46:11 | 只看該作者
首先需要通过`timescale设定时间单位 #300表示的就是300个单位时间
5#
發表於 2015-7-1 17:48:32 | 只看該作者
延遲的時間~~~~~~~~~~~~~~~~~~~~~~~~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-1-1 11:09 PM , Processed in 0.159009 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表