請問一下DAC裡面OP問題?

s7923023

/ G5 L+ L2 ~4 X1 o: L因為日前在學校學習R-2R DAC構造，因為DAC出來的階梯波是由電阻和電流分壓出來的，那為何需要後面那顆OP呢?
$ Q; G3 r5 T8 d7 l
我使用HSPICE跑過模擬他輸出那端差別只有準位上升，看課本寫0000為0V,不過跑模擬時輸出端變成66mv (四位元5V)

所以很納悶的未何要加上這顆OP呢?

8 f! m  e* ~) R, I$ j另外這顆OP他追求的是增益還是甚麼其他效益呢?

lchuang

建議你如果對OP有所疑惑的話，你可以在不掛任何負載並且把OP拿掉看看.........
9 H  Y) \) c& s# s+ L+ r, O( i; w, P
% q9 o) o6 v5 ]+ x9 W3 k觀察一下你會有什麼樣的輸出結果...............

9 S/ l$ `0 m; q) G; O1 h0 r至於你目前模擬的現象看來是OP的充放電時間還不太夠........

! k& P0 w/ I' x4 B: s你可以把資料轉換的速度再放慢個十倍來模擬看看~~~~並且觀察一下OP輸出settle的狀況.....

s7923023

: g: q4 e7 o* ]; c( A: [7 b( O回復 2# lchuang




把op和負載拿掉的波形
  a1 n" N+ a. |* R# M- V


* Y7 u5 s2 @* |* E6 ]3 ?. r& i把負載拿掉後的波形

- G( k* G2 U+ P6 C1 J9 _因為以前做電子實習時,沒注意到他0000的時候準位會不為零,(當時想說有波形就好一v一)
結果用spice跑得時候,發現0000的時候還是會有電流流過,不過比較納悶的是op再這個dac裡面的功能是甚麼？
8 l1 ]  K. W( K/ w4 E8 i因為未掛上op時,和掛上op時只是差個準位而已！

lchuang

簡單來說一下主動與被動元件~~~~~
! u6 W+ B2 }3 T& }1 Y- i. l
2 u! I5 g, ~8 ~8 ]; @+ ^& q被動元件：如電阻、電容and電感.....etc，單就一個電阻迴路來說，你可以讓電阻比值設計出你所要的電壓，
4 [5 W  f; D1 o% q" i, N9 G& [. W
) r" ^$ B. C" c& V但是問題就在於所謂的"負載效應"。PS：你可以去了解一下何謂負載效應~~~~~
$ w* d% t( h, [$ o6 ~1 n$ j
( f0 v) m% a9 w7 p, K4 P8 t4 r主動元件：簡單來說就是可藉由一個控制端(MOS的Gate or BJT的Base.....etc)來調整輸出電流~~~~

% D; q# k; n/ ?1 e& l; g0 C- }3 q9 C依照一個固定W/L的MOS的線性操作區間(ex.When G=1V，那麼Vds有所謂的電壓輸出區間)~~~~~
5 a( y. s6 b" F) P
3 U4 b, c2 _6 ~. g/ \4 K1 y; e至於你所謂的OP其實就是一種放大電路，一般電壓in電流out的OP所俱備的特性你可以藉由一個
. D- l0 I+ {* K
"理想電壓、電流源"觀念去推出OP輸入電阻越大越好，而OP輸出電阻也該越小越好~~~~~

至於你加入OP後的模擬為何會出現0000不是零伏的現象，

4 `3 M- b/ V- w$ M8 `應該就是OP本身有一些MOS並沒有在飽和區操作所產生的現象，

只是不曉得你現在是否有開始學習積體電路設計相關知識，不然這些要解釋清楚真的很費工....^^"

s7923023

回復 4# lchuang
/ ~7 a0 g! m) D/ B1 o
1 K+ J4 R7 b  C6 s, p謝謝>"<  

& y$ V, b0 ~, Z" x- m+ s書讀的太少，學電路設計的真的要看很多書!!

oric

請問~OPA的輸入是PMOS or NMOS  另外OPA是接成unity-gain buffer嗎  
負載是單純電容?  有去算過OPA能推出多少電流???  
R-2R DAC輸出經過OPA位準有改變應該是OPA本身的systematic offset 影響通常不會很大吧~尤其是只有四bit