Virtuoso 做 CDLout 遇到的問題!!!

shangyi

一般使用composer畫完電路後 可透過CDLout將schematic轉出netlist file

再進行Hspice模擬  在CDLout設定時 其Netlisting Mode
- ^; _: V  l# O3 }  }* h* D% W
  u; {+ i" ^6 H/ ^: h, y的設定中可以選擇 Analog 與 Digital模式 並勾選 Run in Background選項
5 ?3 f  c/ H1 ?" C& N
但是我的 Analog選項被disable了(如圖1) 這會造成我使用 AnalogLib 元件(使用auCDL檔)
- p' N' A* j2 g
所畫的電路無法轉出 請問有人知道如何把這個選項enable起來嗎?
9 b6 D9 e4 u8 i' [* G3 h
3 T4 c0 _4 N4 g6 D: Z. n; l. e% X- k另外 在CDL轉出後 電阻被轉出的格式 為 Rx node1 node2 ohm $[py] $w=1 $l=100 (如圖2)

請問要如何更改輸出格式  讓電阻轉出格式變成 Rx node1 node2 py w=1 l=100 $ ohm
9 x" `/ g9 g. c) W8 l1 n
敢請高手賜教  在此先行謝過!!  <_O_>
5 {7 N- Q# j  L6 x7 P  F4 K4 h8 Z
3 `: L; u9 p- ^3 E0 ?
7 G  w) P0 _7 _" ?" C3 b0 k
* U& }  e7 A3 h! E: _

rockmen40

電阻轉出格式好像只能轉出後再手動更改，裡面好像沒有辦法做更動。

cmyangf

你要設你cshell的環境變數. 不過我忘記式哪一個變數了. 我找一下在跟你說. 設完之後, 你的default 就會變成analog. 要不然每次都要重設.