|
提升設計生產力,你覺得自己目前最需培養具備哪一種能力?:o
% a: W$ w* V2 L8 B% O
' @6 ^* t6 z* M3 T" g一年一度的盛會-Altera SOPC World 2006 從10月31日的中國成都啟動後,於11月10日於台北假六福皇宮舉行。會議中,除主辦單位Altera 及艾睿電子、文曄科技及茂綸等3家通路商,包含The MathWorks 、TI、Micron、ALDEC 、Linear Technology 、Freescale、Mentor Graphics、Tektronix 及GiDEL等廠商也參與Altera SOPC World 2006。6 j1 c) w l( m, N- L1 L5 N2 i
: T# V. n- ?$ e/ y
此外,Altera 也邀請到台積電吳國雄博士,以「TSMC & Altera…..a Win / Win Partnership」為題,進行專題演講。由於今年活動內容相當精采,因此吸引來自台北、新竹各地,共超過500 人與會,Altera SOPC World 2006 也在Altera 台灣區總經理吳明勳抽獎後,主辦單位及所有與會人員在歡樂的氣氛中圓滿落幕。. b5 Y' S! f* B1 B
0 T8 M4 F; Q" i, z5 P
Altera SOPC World 2006 活動一開始,由Altera FPGA 產品資深產品行銷總監David Greenfield,以「提高設計效能的最佳指南」為題進行演講,並為大會揭開序幕。
1 U7 G' Z7 G, u% M4 Y" I6 }4 K3 D# j! P, C- `
David Greenfield 表示,所有廠商必須具備提升生產力、降低風險並具備創新能力,才能大幅提昇公司及產品的競爭能力。David Greenfield 指出,所謂的提升生產力,廠商及研發人員須具備5 大能力。首先,必須能利用較少的資源,開發更具競爭力的產品。此外,必須能於不同的產品開發專案(project),共同分享或重複使用IP(intellectual property )。
& b( C$ a- c2 V; l1 \- i* c& `+ r) X" @- h
第三,則是必須能運用各地區團隊的優點,讓位居地球不同區域的研究開發團隊,能共同參與同一產品開發專案。第四則是必須降低產品設計的錯誤風險。第五,必須能快速面對市場對於產品的需求。最後,則是必須要能聚焦(focus on)具有更高附加核心價值的能力。
1 r- h ?9 y; t' v9 A3 b/ c- J! i- _2 W, t
David Greenfield 也指出,提升設計效能的第一步必須要降低風險,這中間包含設計團隊在進行產品開發過程中,必須要能跳躍過silicon 的單純思維,而必須同時具備硬體及軟體的整體系統觀念。此外,IP 的組合(portfolio )要廣且符合當下市場的需求。另外,相關工具、解決方案的供應商,能否提供從產品設計到量產所有階段的服務,也是關鍵之一。# V2 T5 L* L; V& S4 Z
' y# q y8 E; N8 E; w$ M第二則是要具備彈性及重複使用的特性。亦即,不僅新開發的功能要能符合市場的需求,且要讓IP 及相關功能設計能於不同產品設計開發團隊使用。
6 \8 w! L/ K/ K
2 S* j' t8 P- hDavid Greenfield 指出,設計團隊也要具備TCO(Total Cost of Ownership )的觀念,要能評估產品開發及生產成本,並瞭解、認知到使用不同工具、IP 等所需增加的成本,包含時間成本,第四則是要永遠想到time to market 。尤其目前消費性電子產品市場生命週期已由以往的3∼5 年,大幅縮短至1 年左右,如何有效縮短產品time to market ,是所有設計團隊必須慎思的課題。- A) X: S; [ P0 V9 T1 A$ s
% M% S7 ^2 [2 v$ B+ X. E
最後,David Greenfiled 表示,具備可程式化(programmable )的解決方案更是提升設計效能的最佳工具。因為,必須藉由可程式化工具,才能提供廠商:降低成本、降低風險,並縮短產品問世時間(time to market )。
% o6 z+ l$ k; m/ Z6 j
; s( `4 q. r, ^; }* L" RDavid Greenfield 並以Altera 最新的Stratix III FPGA 為例,進行比較與說明。David Greenfield 表示,藉由Stratix III FPGA ,可幫客戶降低50%的耗電,且可提升25%的效能,不僅可提供滿足客戶time to market 的需求,且可大幅降低成本。6 t& i9 R' s- }/ R. C& k
' }8 |& u2 k3 bAltera+TSMC =邁向成功2 Y( y8 @+ `) U
( m9 k& |8 v( W/ A! h- a6 M& vAltera 亞太區應用工程總監羅煒亮也於會議中以「有效管理65nm 及更高工藝中的技術風險」為題,與所有與會者分享最新的觀念與想法。# q8 _. {: P9 o* I
0 X0 S9 Z4 u* L/ r* b7 K4 @
羅煒亮表示,藉由半導體製程的微縮(shrinking),不僅讓IC 效能得以快速提升,且整體成本也大幅降低。在這製程微縮的過程中,包含產品必須具備的功能、製程成熟度、DFM(Design-For-Manufacturing )及晶圓代工伙伴等的選擇,都會影響到IC 產品的品質、效能、可靠度及良率、價格之要素。目前Altera 在與所有合作伙伴通力合作下,不僅均能於對的時間推出市場需要的產品,滿足客戶的需求,且在製程方面,不僅已推進到65nm,對於更先進製程的技術與產品開發,也都持續進行中。
9 ~; `0 f1 |1 D; H( M6 g
' W9 n& u" O# w& k, j羅煒亮指出,Altera 目前在新產品推出策略方面,不僅會對產品特性、效能等進行更精準的研究與投資,以讓開發出來的產品具備的效能可以符合市場及客戶的需求,在產品開發初期,即進行產品的測試與驗證等工作,不僅可以讓產品準時問世,且可靠度也可大幅提昇。此外,Altera 並提供獨特(unique) 的技術及DFM 等服務,讓產品在製程初期的良率(yield)大幅提高7∼8 倍。* n! p) y: A7 V6 l4 l
: h( V5 H- n$ e# I+ P' `4 u
羅煒亮最後表示,慎選晶圓代工伙伴是相當重要的成功要素。Altera 藉由與TSMC 的合作,不僅提供客戶更高的產品品質、可靠度,且提供更為流暢的存貨管理,尤其產品特性的一致性,更是提供客戶提昇產品設計效能及降低技術管理風險的重要關鍵。
9 V: S7 ^- _+ B7 d6 V
% \. `: o. n0 e0 l6 ]6 _, H& l% }6 T+ T# H2 k4 j
除上午精彩的演講外,Altera SOPC World 2006 下午分為Embedded 、DSP 及Design Challenges 等三個議程,與所有與會者分享相關議題。活動除專題演講及下午的課程外,同時也舉辦Nois II 嵌入式處理器設計大賽2006 頒獎。2006 年得獎者分別為義守大學的金明浩教授(網路型高安全度資料保全系統,第一名)、聖約翰科技大學的陳瑞熙教授(Nois 嵌入式電子相簿,第二名)及中興大學的葉清池教授(全方位居家看護機器人,第三名)所領軍的團隊,會議並邀請到茂綸楊眉總經理蒞臨頒獎。1 c# t$ h o: y/ ^" g
% j& C. w9 {9 L5 a
經過一整天的精彩演講、頒獎及下午的課程,500 多位與會人員都獲得相當充實的收穫,會議最後,並由Altera 台灣區總經理吳明勳致詞,吳明勳總經理除感謝與會者的參與,並與大家相約明年再見,會議在吳明勳總經理抽獎後順利落幕。 |
|