未來的方向

huming

小弟我今年已經找好了研發替代役的工作，
, @( i9 ^- f  W  M! A6 \內容是面板的電路設計，
8 q7 j7 f( ^9 P; ^* m( U* O1 [1 K而在面試中，也詢問過工作內容，
: M- q/ T9 V" C他們大多是利用VHDL為主要語法，
而我在學校所學的大都是verilog，
雖然VHDL還要再復習一下，
+ z- w- F) B) q! }$ p3 o) V8 w1 j但我蠻想有機會的話，
可以進主要工作為IC設計的公司，
6 `; _3 h! V4 _; s! F+ B/ c
但畢竟目前研發替代役工作一做就是三年了，
三年後假若發展還不錯就繼續，
% K5 d' F$ @. `: D$ \但若想再轉到別的領域，
是否要再多充實那方面呢！
4 z& X" t: b2 B- P* y0 A
( F0 m  O+ S& a, R  [5 F& h我大學的時候是作積體電路，
" M) y! k& S2 u7 s研究所是嵌入式系統方面，
: W" B) I1 |4 M9 q所以在IC設計的一些流程上，
% ^% D4 ~% u8 v5 {還有點熟悉，
但在面試的時候，
有一間是作RFIC方面，
當時在描述SOC設計流程，講的離離六六的。
整場面試下來，
整個人都快沒有信心了。
9 a; t$ p8 H- B; N* ]4 w
0 l. `0 U3 `2 Y. {' e假若在這三年學的不錯，
未來可否有機會轉到IC設計領域呢，
) m  M6 {$ `5 |; \7 n1 f8 q那還需多加強那面呢？
6 d. ~3 B; m0 _9 ~9 Y: r8 _, `1 ?希望版友們可以指點一下哦！
感謝！

kwela

如果是做類比IC設計的話
+ \( n% y6 H6 H# B& Q那麼電路的底子要強一點
/ z$ I, T  I7 B; d+ g從基本的電子學開始
- i& _1 r  ~$ G- }到幾個基本電路(op等)
2 f8 E  Y4 G+ `9 T
對製程有概念會更好
+ h& D, E' @' i: ~/ }7 h雖然那是屬於IC製作的部分
" h2 v+ @1 X3 u( f2 m: V9 w9 Z- O, C不過了解的話對前端設計也有幫助

. M% N, Z) P- g5 x/ c& S7 l數位IC設計的話
) N) j$ M) }# a1 s+ e其實最底層的元件也都是電子學學的
只是操作區間不太一樣而已
實作的時候需要邏輯、交換電路的比重較多
6 x( Z1 @; W- x, L5 d* ~
數位IC的電路通常是以tool合成出來
系統的閘數也都會蠻大的
可能需要對tool熟悉
5 j9 ^+ J" N  P* ^" a3 T也要能team work吧

/ \' y1 A# Z+ a0 }" m" X我覺得被SOC設計流程考倒倒不用那麼在意
沒有實際做過的人就算講也只是照本宣科吧
也許你可以再對自己的目標更清楚、更有自信一點吧~
; ]3 L# h2 g9 ?9 u加油!

iamif520

我個人是做類比/數位IC設計，TOOL是HSPICE，
0 r. k; F) E5 t2 \, @# c不會VHDL、Verilog，
我想你應該是做數位IC的吧，
! T5 j$ u* U% o( e7 I; Y如同樓上所說，電路功力強一點，配上基本的製程概念，
要轉IC設計OK~

yuchung

不是想潑你冷水
類比IC設計是很難的
我可以肯定的說三年後你想換工作是不太可能的(除非你要重當新人  那就變成新人的起薪)
如果你真的想三年後換類比IC設計
4 S+ S: }: \/ y$ ^" q" i' u那不如現在就直接找類比IC設計
* n7 ^: |- j' s* v9 q- \小公司也可以
練功三年
有經驗後通常可以一年百萬起跳
做數位的三年後你想跳人家還不一定想要你(畢業生電子學還比你熟 做類比IC靠的是底子跟經驗  數位的那一套就我們做類比的來看根本太簡單了)
聽我的話準沒錯
好歹我也做了五年的IC設計
9 r) U/ v5 [. _9 g; z在一家頗具知名的IC大廠當技術課長
/ X4 f* |1 R7 P5 L: d) v
$ E$ i! E$ G0 W# u. i9 }$ m" A7 g[ 本帖最後由 yuchung 於 2009-5-2 12:54 AM 編輯 ]

huming

感謝各前輩們的解惑哦，
5 S" o: j& b% _0 ?$ E1 o" _我現在未來是想往數位ic走，
4 U$ F' K" }. A; [% [因為我也清楚類比部份，
. \4 y% x" v: F  h0 s若沒長期花時間去接觸的話，
很難學的好！
5 E# S+ k. Z) k0 w
我在研究所這二年，大都接觸到的是數位電路部份，
6 j2 \! R% D% n# z% {5 z# @是利用FPGA來實作的，
而我對通訊電路方面有較大的興趣，
我目前在做的，
大都是用程式語言下去寫的，
偶爾才會看一下compile出來的電路，
3 u; l5 A8 {% g! t, a而未來我要進的那個部門，
, R/ r$ |3 N5 d% d1 H. n面試的時候，有問一下是用FPGA下去測試，
下線的話，好像是另一個部門負責的。
3 }6 g/ ^. y5 u$ m
6 h% @. i- q$ s- h+ `1 B, G- G所以面試幾間公司下來，
, i' ~2 O% s% ^# ?  k2 [5 r% a$ O! FIC設計找的人，都必需要有相關的經驗，
  Z5 G9 X+ @/ B- d2 q+ a' l+ V6 b. K而我做的是嵌入式方面，
7 _! M3 n9 c- j. N6 ]7 x  P4 J" e自然就對他們來說不適合了！
. S1 l( ?- ~9 F. U  z
3 G/ }' e1 o; v' k1 r4 P4 S, q( y! n所以在這幾年間，
我必需加強電路設設的功力加強嗎？
這指的是多跑一下model嗎？
( W5 p- [+ ^" d8 h% R因為我在面試的時候，
他們蠻注重我有跑過什麼model的，
或是問我這個model操作多少頻率什麼的。

( V3 ~/ e3 m0 i# S希望前輩們能再指點一下！
感謝哦！