PLL post-sim

bigbigbird

不好意思  小弟想請問一下
PLL pre-sim和po-sim完的頻率會掉很多嗎
因為pre-sim用spectre RF跑能夠鎖定住
" `" V- z  y) j  V, ?1 _但po-sim用hspice跑  Vctrl卻一直處於1.8V的地方
不知道原因為何   只能猜測說 是不是po-sim的雜散電容造成頻率掉太多
  k1 w% o/ P% T# k1 X: Z1 ~6 q希望瞭解的版有們能夠說明一下  謝謝囉

bigbigbird

有一個很奇怪的地方  當我跑完模擬  用.measure去看VCO輸出的頻率  也是我要的
vctrl卻中就一直處於接近vdd的狀況
; L( s, J9 i5 i* k2 p. e" E( j) M我也不知道是為啥~而且都不會有放電的情況
6 w  S: b3 f3 x; Q# |7 m( U9 X7 v這是我跑短時間的模擬圖之後的趨勢就是這樣= =

Sgw

我建議你，先將VCO  post-sim.的tuning ragne模出來。

# S  @1 T, C( m- ?- }1 z觀察你想鎖定的頻率是否超出你VCO的tuning range。
1 Z* X, l% B$ E+ y2 `
我想可能是因為layout完，走線的寄生效應，導致你的頻率降低;

8 G, V( y' \  s% Q- K) t$ B整個tuning向低頻平移，導致你鎖不到你想要的頻率，使Vctrl停在1.8V。

以上是小弟的觀點

finster

你的pre-sim有跑過corner以及電壓和溫度的變化組合嗎??
如果有的話,那應該不會差太多才對
3 M+ N' g$ o9 Z另外,你的post-sim是跑only c還是rc的格式
0 d" ^  Y! Y/ G( _. `0 f5 t因為有時候跑rc的post-sim有可能會有問題

bigbigbird

我VCO的部分有單獨posim過都在我設定的頻率範圍內
$ z) l. V% @/ Z8 r6 E' mpo-sim的時候都是跑c+cc
! O+ y% i0 u% \! i因為我上一踢下線也是發現這個問題  
( C& s9 B. e9 e5 h. l這次又遇到一次  讓我總覺得毛毛的

Sgw

你有考慮除頻器和buffer post-sim對VCO造成的負載嗎?

bigbigbird

bigbigbird

無法貼圖...
* e2 U8 u- v, a# ~$ ~: [* U

deltachen

有關PLL電路還在學習當中，多看看一些大家的想法~~~~謝謝大大分享~~~~

p12345q1

最近在研究電路, 感謝大大無私分享!