Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 8485|回復: 9
打印 上一主題 下一主題

[問題求助] 三階DT sigma-delta積分器輸出波形飽和的原因?

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-1-10 14:43:21 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
10Chipcoin
各位先進大家午安:
, Z6 q, b5 l- v4 {: }6 Z! i5 N8 A0 I, T+ f& w! [
目前小的正在做一個三階Switched-Capacitor Single-Bit Sigma-Delta Modulator.
. k, X; {) k1 n6 ~$ t應用於音頻, 輸入訊號頻寬=20 kHz, 用的是CIFB架構.4 z0 N; G9 }8 j2 j7 m# ]8 f
很不幸的, 其中第二階及第三階輸出波形皆已經飽和, 量化器輸出的數位值當然不對.
# o3 r0 R% a( u0 t) }能否請各位先進指點任何有可能發生問題的地方呢...任何地方都好...拜託拜託..., y* x% t; Q% ]- E' v& S! M- i

# i1 h3 a; Z6 Y' R8 c感激不盡!!

評分

參與人數 1Chipcoin +10 收起 理由
chip123 + 10 2008 開春第一炮!懸賞好答案?

查看全部評分

分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2008-1-15 16:44:58 | 只看該作者
我之前也問過中正大學的李順裕老師,老師說,
1 u$ y" U) F9 G2 m0 s9 n- I你可能一開始模擬沒overdrive voltage考慮進去,
) J* f* K! w( j5 b4 u! E那你可以試著去調小積分器前面的系數,但提是
. F6 \7 f) }' m; [# d- \1 x, C- Q改變系數要依舊符合你的要求!
回復

使用道具 舉報

3#
發表於 2008-1-17 12:55:04 | 只看該作者

讓好問題得到好答案!

還有沒有更好的答案?看來可能是重賞金額還不夠?! 所以,雖然有這麼多人看過...
- j  Q( u* v. C# T8 `6 y/ K; j
& m5 {! T" z/ L. |, S8 f因此,特別加碼10元RDB!懸賞者 加10元RDB 以資鼓勵:讓好問題得到好答案!:o
回復

使用道具 舉報

4#
發表於 2008-2-26 08:40:51 | 只看該作者
系統方面要注意是否穩定,有用MATLAB先跑過穩定度嗎?
- o. c/ B. x6 H7 W4 j. a# j, z$ V3 M積分器的參數是不是太大,這和樓上的大大說的是同樣意思。, P7 t) u) R/ y# q4 U$ i2 S8 f, }
電路方面有可能是積分器的commom mode input不夠寬也會造成。
6 f6 a0 j" o% j8 T
0 b6 X3 F" }1 l2 P$ z' g9 @1 K參考這篇paper:
4 B: K3 P: E7 Y8 w6 UA 1-V 140uW 88-dB Audio Sigma-Delta Modulator in 90-nm CMOS
% T8 l; S8 W0 \1 O% ^* b
5 e2 s* |# L$ [3 sLibin Yao; Steyaert, M.S.J.; Sansen, W.;9 J, p4 q5 R  w" e
Solid-State Circuits, IEEE Journal of2 F. C9 r, L9 W9 o
Volume 39,  Issue 11,  Nov. 2004 Page(s):1809 - 1818
回復

使用道具 舉報

5#
發表於 2008-4-11 16:32:57 | 只看該作者
可以先嘗試用較小的輸入來仿真看是否是積分器超過了op輸出擺幅的原因
1 v2 U4 a9 v2 P  k0 \也可以在matlab�來模擬各級輸出範圍的大小# l+ M- R0 ]# ]+ w- D
如果過大超出了op設計的極限 需要考慮增加增益衰減因子修改係數4 B( Q- m: e1 W: j5 H
或者在電路中修改結構和bias來調整輸出擺幅
回復

使用道具 舉報

6#
發表於 2009-3-31 09:38:05 | 只看該作者
1. 係數不對,要用MATLAB跑出係數
4 k2 W8 ]9 S4 }2. 輸入信號Vin > 參考電壓Vref. G' j, n7 ]" y; g1 X: e: w( i
3. 積分器極性接反
回復

使用道具 舉報

7#
發表於 2009-3-31 13:26:30 | 只看該作者
係數可能出問題吧∼∼∼
9 _8 w7 A: }) e  W: J0 o9 b2 DAHDL先跑看看阿  用理想的比較器 op dac先跑出來
" H+ L5 _9 G& N# T# o$ j在一個一個換成真實的比較好找bug吧& w7 B. D4 O9 M: \7 a6 z0 O
% q# ]" @8 O5 p6 T! c0 |  v0 T
也有可能是接成正迴授= =
# q: y! L7 E' t2 c7 K: m這常常遇到
# o% {+ _& E9 Y) aCIFB的dac也要注意極性 也不能接成正迴授
回復

使用道具 舉報

8#
發表於 2009-4-9 16:43:35 | 只看該作者
請問ㄧ下,輸入信號Vin(p-p)跟參考電壓(Vref+-Vref-)的關係為何(有倍數關係嗎),還有如何判斷極性正確,亦即輸入接到積分器,積分器接到比較器,比較器準位再回到積分器(簡單結構,複雜的結構也可以討論),and如何在時域就大概可以判斷數值是ok的,然後再去做FFT。
回復

使用道具 舉報

9#
發表於 2009-4-10 13:27:26 | 只看該作者
你可能要先用matlab去做系統上的模擬) o: _" H6 x/ x
看看是否穩定,係數我覺得是造成你飽和的原因
回復

使用道具 舉報

10#
發表於 2009-4-15 12:58:22 | 只看該作者
调制器的系数的问题吧?
$ W$ Q8 E+ c8 D1 z, x各级采样电容可以降低看看!!!!!!!!!!
回復

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-26 09:45 PM , Processed in 0.165010 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表