該如何分辨電路在layout時，該左右交插對稱???

ynru12

想請問一下，在layout時，有的時候，一些電路不是需要左右對稱或者是交插放嗎??
像是那些時候需要這樣子做??那這些電路的兩旁有需要加上dummy嗎??
& c- v4 l8 j& l3 c( a$ P) u
8 T; t; @1 r# O; f+ X! f! R不知各位先進可否提供一些經驗給我???

JoyChou

就我有lay過的圖來說
op很注重對稱
只要有Current Mirror的MOS以及差動對
都需要對稱
$ k. @7 s, V, T6 B若圖裡有電阻或電容時
可以請教RD是否需要對稱或者是交錯擺放
以上這些圖能放dummy的話最好放
* O: s3 L- Y3 f) T7 Y這樣對光罩出來的結果誤差會比較小
除非RD有面積的考量
$ H! k0 f1 g; i' Q, F9 H總之多跟RD討論會比較好

bjic

一般是差分电路多用在op里，从schematic上可以分得出来（layout note）
再就是看pin name 比如inp inn之类，很明显的。左右管子数一般相同。
对称有common centro ,mirror之分，common centro 比较难做，占size
2 z$ p' y' D- Q8 ~6 Bthe art of analog layout 里有。

sw5722

一般來說都是designer決定的比較多,layout能決定的比較少,為什麼要
% J' o9 i6 y0 B/ q這樣擺放,主要是因為跑線會比較固定,而跑線有電阻,會決定這條線電流
; e& x( \! P3 d3 Z( c流多少,所以有關電路方面的,通常交給designer決定會比較好.
關於dummy,有放比沒放好,因為從製程來看,它是一層一層做上去,在做一
5 \3 w4 B3 C7 q個區塊時,它的邊緣,會因為蝕刻或是其他原因,做得較不好,所以才放dummy
& V' R4 K( v% J, B0 }" c$ V做犧牲品.但有時為了壓面積,不一定會放.

yhchang

需要左右交叉對稱的時候
; x  E1 Q1 o, o2 p5 k" B# @就表示  那兩顆MOS FAB 製作出來的W/L
9 E/ v/ U4 E8 n+ J+ I設計者非常的在乎  希望兩者的W/L 最好可以一模一樣
6 P1 l2 }% x- H7 i- A3 l# d就算不能一樣  也希望製程有偏差的時候
兩顆MOS 偏的趨勢也最好可以是同一種趨勢
# `. P+ @; _- V8 _0 S9 |
目前我知道  需要這樣做的有
9 u# @' q$ ~. P5 O2 f) I2 I0 N1.  Differential  放大器的兩端輸入的MOS
2.  Current Mirror的兩端MOS.

yhchang

最近在學LAYOUT課程  我想需不需要 交叉對稱
完全取決於 這個地方的OP  差動對 或者是電流鏡  
是不是關鍵性的組件  如果不是  那就不需要 交叉對稱+旁邊加dummy