請問各位師兄乘法器的設計

semiartist

小弟現在需要實現如下運算：y= k * t1/t2 * vs 其中k是常數，t1,t2是脈沖寬度，也就是時間量，vs是電壓信號。由於系統是類比環境，不想數位化，小弟的想法是：

' A0 ^. S/ c  A' z" r$ T首先通過積分電路，把t1,t2轉化為電壓信號v1,v2；然後通過2個乘法器來實現，其中一個通過opa實現除法功能。不知這種方案如何？請問有沒有其他更好的方法？

5 R/ V; x. N0 E# G9 }關於乘法器的設計，該用何種結構呢？小弟只知道3種結構：
1〉就是Gilbert Multiplier,這個我比較熟悉，以前用它作過VGA，但線性範圍實在太窄，所以對這種結構來說很是擔心它的線性範圍，不知各位師兄有何建議？
. R2 s: T* V; [( s/ M# N- v2〉就是對數結構的，沒用過，不知各位師兄覺得如何？
2 c# d# z$ A  |7 d, ]8 K& L3〉就是pwm方式的，但小弟擔心過於復雜，因為我的信號頻率在60-80k左右，如果用pwm方式，那頻率是不是太快了？濾波是不是問題？
' m4 y1 ~% o# Z
先謝謝啦！

liuyanruuestc

如果你是要在FPGA内做乘法，可以通过内部DSPBLOCK的设计软件做。比如ALTERA的为DSPBuilder。比较方便

semiartist

原帖由 liuyanruuestc 於 2009-7-20 08:34 AM 發表
如果你是要在FPGA内做乘法，可以通过内部DSPBLOCK的设计软件做。比如ALTERA的为DSPBuilder。比较方便

. W: k3 T1 d4 A2 _/ x2 k  e+ u謝謝師兄的回復。只是小弟的項目是power IC，主要是類比的環境。
4 x5 j. v+ j4 r% r% Y在網上搜了一些資料，參考中。
2 D! J; a& \1 ?& d  L) @
# I( a$ }5 f# B6 R( }懇請大大們幫幫忙，談談各種結構的類比乘法器。謝謝！

jeffshein

hello Semiartist:
5 }9 S" i( S0 ^* V我也是第一次作乘法器
3 A( N& o& v. p/ @5 @而且需要做full range input
8 e% \$ A) E! G, w我的作法是將兩個輸入端先除100倍下來
; ~6 m! T, C) m) v% s" J在level shift
7 G1 }2 h/ q9 |  a! t& A% [3 \, D成出來以後 再用單端輸出放大
這樣使用gilter cell比較好用
& G' [% s: m, P# p) a不知你之前的做法是如何
0 S/ \$ m/ X2 Q) C! O) D願意交換一下心得嗎