設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › 有關並入串出移位暫存器
返回列表 發新帖
查看: 2851|回復: 1
打印 上一主題 下一主題

[問題求助] 有關並入串出移位暫存器

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-11-23 13:45:52 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
請問並入串出移位暫存器  m0 u; p  G, A+ z) C7 G
在電路架構上該怎麼設計?
# g2 S7 f2 N8 a* J& Z/ h一個12bit輸入的並入串出移位暫存器
% D2 {8 K8 k2 P" _2 I0 \; {3 h大約可以做到多快的輸出頻率?!
7 r& o9 ^& x! J$ X$ m) m謝謝!!
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2007-11-23 18:29:45 | 只看該作者
架構其實很簡單，# O' _7 _$ F0 Y+ f% D' o* w6 g9 E
做一個 12bits 的移位暫存器，而這12個暫存器的輸入端再接到並聯的輸入信號，中間加個開關即可~( }% Q6 X/ ]5 u9 v) z& f- u
而這個開關的頻率是移位暫存器clock的1/12即可~
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-9-22 12:41 PM , Processed in 0.164009 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表