|
於spice中若要模擬jitter可利用以下的方式:1 k& u2 j2 P( T9 c ^
$ z, F: a& x! }; B' z
.param per='2*period' . j" b$ s' x# G$ {" \% t8 I
.param tsi='start_time' 3 I. E, m! M* B, y
.probe tran eyetime=par('.5*(sgn(TIME-tsi)+abs(sgn(TIME-tsi)))*(TIME-tsi-per*int((TIME-tsi)/per))')
5 z$ U8 P2 y+ _1 ~4 b; J* Z+ z8 {* y$ D& `7 g- M; o3 p
舉個例來說,若你所設計的clock頻率為1GHz,而振盪穩態時間為10-us,則你可於spice中加入:/ G! \/ r6 r6 H$ _
) _3 I7 l( [' |3 O+ k
.param per='2*1ns' # j1 D6 g& A. |$ X2 e1 P6 }( {
.param tsi='10us' + u+ t0 o* z( s, ]
.probe tran eyetime=par('.5*(sgn(TIME-tsi)+abs(sgn(TIME-tsi)))*(TIME-tsi-per*int((TIME-tsi)/per))')
' { K3 X+ R: g# N+ K* C( m) d2 n! m/ X( A
在第一行中的2為每兩個週期累加一次,若你在模擬時想看到抖動眼圖,則可將其設為1.5倍即可!! M9 k- Z0 X+ a8 z1 |4 a
9 ?* w: L4 H5 T M8 A
而jitter抖動怎樣才算好,這個問題其實是看每一種產品的規格而定,此外抖動也分很多種類,如cycle-to-cycle jitter等等,每種應用都有不同的要求,且也會制定其最大容忍量,所以在做模擬前就必需先去弄懂規格!!
0 k# ~1 P1 R8 p4 T- o: G$ u- [) K2 L/ W0 c
至於phase noise要如何量測,在spice中其實是不好模擬的,我建議是使用ADS來做,他是一個frequency domain的軟體,所以很好分析.若是要實際量測,則可用頻譜分析儀,他會有測試phase noise的選項,設定一下即可!! |
評分
-
查看全部評分
|