|
不知道在這裡問對不對,請問一下,下面這個 書上的 "hello verilog" 例子在modelsim環境下怎麼下command才能link 並且可以產生結果呢- }0 w9 y8 L. Z6 j% j2 ]3 a
* _ Q3 h. T; E* D4 ?( e看usermannual 的語法說明不太了解 不知道哪位大大可以告知一下呢 先謝謝各位了; F6 W6 u! H! I: _, A5 G8 D. K! b
( w* B$ Z2 D( w( l4 }: j
************************************************************
1 H$ U1 D% S$ R& u Q: J#include "veriuser.h" /*include the file provided in the release dir */9 `: o9 a7 `4 O1 i
( d3 ~1 y; [1 B! r+ L6 M8 Uint hello_verilog()
& D- X& D% R0 O4 N W4 b{
9 N8 c) V; _/ C# [: L& J io_printf("Hello Verilog World\n";
5 L& z: G% X# q6 W+ c! N' t- Q}
+ ?" _- N# N$ P9 h# K/ g* v*************************************************************
$ Q( C* H) e, b, k; E/ V
: t; o: c/ \& W4 D" e
) s8 ^0 J4 f' _7 p9 `' k4 M% X! h0 G {& U' W
& ^, D' M" f7 I9 P
9 o7 ^1 l7 D( U: Z$ z
**************************************************************** t* k; J2 U- n' \/ f
module hello_top;
5 E5 K: y! t) H6 @. E: r" y9 y
3 O+ s) r2 W/ q$ o) Dinitial
) D4 s+ s$ d0 r* ?& ~ $hello_verilog; //Invoke the user defined task $hello_verilog
, ~% {+ S4 V+ Z" z6 v5 Q4 P& R9 R" E' n/ w
endmodule
" R3 @, ?6 n- H. _$ D- p- Y***************************************************************** |
|