|
成也蕭何, 敗也蕭何
在SOC production test的世界中, 設備使用的"彈性"也是降低持有成本的必要條件,/ q- u% P( R5 t- n
愛德萬自原先專注的記憶體測試市場欲跨入SOC測試, 利用其Handler最大並列同測能
$ \5 C$ [' F7 t& c1 R3 P力(每次16個元件, 一般Memory Handler每次可測256個元件) 來提高效率並降低成本,+ h) R1 n) I1 c" _
乍聽之下似乎超越現在的系統 (一般每次可測4個元件) 但是
9 o( N) j1 o) s1. 愛德萬的Handler並無法與其他廠牌測試機連接運作 (愛德萬不提供連線電氣規格), 設備投資彈性不足.
: h+ G: j- ^ K! S& L: e2. 愛德萬的Tester無法與其他廠牌Handler連接運作, 萬一產品封裝格式M4841不支援, 生意也別想接了.
1 f E1 W A# W; O$ d3. 大型SOC使用高腳數大尺寸IC封裝, Tester I/O數量頂多支援同時測試2~4個元件, Handler再強也無用武之地. R7 F$ O3 D1 v
; `) R" E# H- E9 M3 s
換言之, 中型腳數(<=200pin) 之消費型IC, 應該是最能發揮該系統每次可測16個元件高效率的目標市場,& }7 L3 T7 M9 Z7 E. d' Y# M9 W4 S* H
但是per pin 500Mbps or 800Mbps的高貴I/O又超出該市場所需, 開發低價200Mbps的I/O模組及* k" x0 _: S; `; W# D# r$ u/ s4 Y3 r
高速3.6Gbps高速序列介面模組(for few LVDS/PCIe/SATA2/HDMI pins)才是符合市場發展的策略.
/ T9 M$ c; {3 X8 E$ }# [# a% @; d9 C; h
另外該宣傳稿未見SOC測試常見支援Video AD/DA測試之14bit HF-AWG及Digitizer. Audio band的AWG
1 v9 c- @7 M6 O8 F. J! e及Digitizer也不知resolution(18 or 24bit?)及noise floor (or SNR). 此外, 元件power supply channel數1 ~5 [# i6 d6 o7 C3 `
也是重點, 一般SOC的pad power與core power電壓不同, 再把analog power分離, 一個元件就需要至少! p9 R1 [ m+ g; L( O- y6 _% ?
3個分離電源, 測試機至少要能提供48~64個可程式分離電源, 才能達到宣傳的"一次可測16個元件"." M' I# Y: ?) W4 m1 W& M
( d4 }. t0 l( R: w; ~4 M4 @愛德萬T2000被Intel大量採用, 想必有過人之處, 但是台灣測試產業面對多變的環境及各種客戶, : M* H" G( ^& q/ w+ C, {8 F# M
彈性與效率是同等重要, 既然名為Open, 真的多open一些連接規格反而比較容易活. |
評分
-
查看全部評分
|