Trimming method?

sjhor

類比IC設計   有ㄧ個很不好的宿命!  就是很多的時候都需要 trimming!
! {  C. I5 ?- g  r6 @; ^不管是 bandgap voltage reference?  LDO? ADC? DAC? ........ 等等許多東西都逃不出  trimming!
所以  trimming 是類比IC的 不可磨滅的痛
. y+ V, a$ j% w3 \9 w
! _# K" C: U. L% F4 J. |Trimming 的方法:  不外乎是  laser & current trim! 是否還有其他的方式?
Fuse 的材料不外乎是: metal, poly, zener diode? 是否還有其他的方式?

+ [5 }: }/ r9 o; R" F. URepare  rate 又是如何?
- ^4 P% n& j* D9 z
這些種種的問題，都困擾著 analog IC 的進步!

4 W/ N0 e8 o. `% \所以  希望大家  不要令惜分享既有的經驗!

你的經驗就是知識的來源!

( x7 L  ?; V! U8 R1 b) B以下是 Fuse & Trim  的相關討論:
poly fuse 的問題
% z. T: m. u* D0 s  p9 H- Le-fuse?  
poly fuse 大約多少能量便可以燒斷?
/ t* g# u5 J3 z4 B' {如何判断poly fuse 已经blown  
; \* X7 P1 v% O  f有關poly FUSE的不錯paper給大家參考  
Laser Trim
5 m) E; Z$ a( Y7 Y4 E/ F* _) F做完laser trim後內部的電路被打傷的情況嗎？  
5 }! d7 b/ |3 w; S8 T; wCurrent Sensing Resistor Trimming!!   
0 F5 W. Q: L. W8 Y" O, ]$ I请教做laser trim的注意事项  
Current trimming 要如何做呢?  

; f" w; A/ H, e# t: \) h5 E% H

, G, r7 w8 {1 J( r: c* S7 e/ q
: O+ X; x! a" q  p' B[ 本帖最後由 sjhor 於 2009-3-17 06:37 PM 編輯 ]

DennyT

Laser Trim 後段需額外製程, 所費不眥, 大部分是出PAD少的IC才用.
, y: v' j% d! VCurrent Trim可以合併在wafer test時實施, 花費不大.
* ]0 }) a$ w$ w+ G. s% v" M& Z' `8 _Repare rate需視你設定的trim range是否能cover foundry最大製程漂移
而trim step又得考量system的精度要求
2 g2 h. `5 o* @最後就決定了需要幾個trim PAD來達成上面兩項要求

$ z0 G1 J& ]6 P4 b2 A一般而言, metal fuse蠻多人用, 有面積小, trim current不大的優點, 另外光罩metal change就可修改也是好處.
3 m6 u! _- F2 D0 E" c
9 u7 x7 l0 l; `6 d不過看過一件慘事: 該同學因時程壓力, 隨便lay了一個"日"字形metal fuse, tape-out後初步也能正常trim斷,
封裝完送客戶後出了包, 回來開蓋後打SEM後發現: 原來封裝灌膠時把不trim的metal橋沖斷了 (一般metal fuse上
) r9 H/ w1 M# c, P' ?方不上passivation, 方便trim斷時產生的氣體逸散), bandgap電壓就跳binary step了, 看是斷MSB還是LSB了...

後來把中間的matal bridge從 |--| 換成  >-< 這個形狀, 比較能夠承受封裝灌膠的橫向應力, 才停止了公司絡繹不
絕到大陸客戶夾O蛋的人潮...

sjhor

原帖由 DennyT 於 2007-4-8 11:30 PM 發表
4 x. \! n) k1 o7 |, ~, n0 a' HLaser Trim 後段需額外製程, 所費不眥, 大部分是出PAD少的IC才用.
Current Trim可以合併在wafer test時實施, 花費不大.
# G; B& o1 `$ ~5 g6 ?) ?Repare rate需視你設定的trim range是否能cover foundry最大製程漂移
而trim step又得 ...

9 c2 J! Q) I% y3 m感謝回覆!
- j, E: G( b/ G4 d1 b1 u% J
4 m/ K  s8 @3 y  hCurrent fuse 因為需要長PAD 所以面機會比較大!
; q0 d3 v6 Q  h) A  ?3 O5 I: zLaser fuse 不需要長PAD  所以面積可以做的比較小
* w6 u. X4 |" H. ?* Y
" w" a& r, Q* F+ nCurrent fuse 比較方便  但因為有積碳的問題  所以要清針
Laser Cut 不需要清針  但需要較貴的費用  而且需要CP1 & CP2 測試比較麻煩! 因為CP&LASER機台通常不在同一部
( G0 w$ p5 x2 Z- p
清真要多久清一次比較好?
  D! e0 h/ i! v; E7 Z( L9 [, fTrimming 完畢經過封膠後  依然會有漂移的現象如何解決?
也就是  河於規格後封膠  結果會有ㄧ定的比例  還是會超出規格之外  真是很傷腦筋!
除了以上兩種方式之外  是否還有其他種方式?

DennyT

其實事先通知probe card供應商哪些PAD是trim pad, 會有大電流, 他們會用比較特殊材料及尺寸的probe.
7 o2 b/ }- H& \  Q4 n3 }: }- M
$ T" P* k: x' Y. Z至於搞到積碳還沒見過, 可能是放電circuit搞太誇張了, 一般是在probe旁配個機械式relay並個1uF+3.9V的zener就夠了.
電容大不見得燒的乾淨, 反而擺得越靠近probe效果越好. Fuse沒trim乾淨若有似無, 封裝沖模後可能要通不通, 搞死一堆人.
8 _8 \2 {# L2 G; z$ P. k( ]
超出規格外的IC開蓋後是否回復spec內?
是-> CP時各DIE記錄量測值, 各片wafer各抽一顆封裝, 分開交貨, 查封裝是否造成offset.
否-> Fail chip開蓋後打 SEM(電子顯微鏡)查各fuse是否有崩損.
/ J  q+ p4 _: q" L9 O: ~6 Z" _
! E) X3 U1 D* t0 v8 F4 s將整批封裝完畢之IC量測值log回來, 以統計軟體(如 Minitab)畫量測值的機率分布圖histogram,
如果是fuse崩損, 各LSB step中心點都會有小型的"鐘型分配".

sjhor

感謝  DennyT 大大詳細的回覆!
  O+ w1 ?; ]/ Y* M) B你的建議  我改天會去試一下!
積碳這個問題  應該很多人都會有這個問題
因為測試機台都有清針的設備!
不過會造成這個原因  應該跟  fuse 的 layout 有相當大的關西
所以  若大家有這方面的 rule 或是經驗  請提供出來
非常的感謝
& R9 R8 y- y' k7 T/ v* c7 |( t超出規格外的IC開蓋後是否回復spec內?
是!  會回來，Offset 部分我們可以改善! 但是常態分配變胖的部份就非常討厭!
因為查不原因!

ssejack1

積碳是有可能發生的!
因為 probe card 的探針如果太髒 ( 雜質, passivasion,....)造成與pad contact 較差, 由針尖放電造成,積碳後當然就慘不忍睹了! 沒 trim 到是還 OK 啦!, trim 的要斷不斷就.....@#%&*!!!

DennyT

Trim過的常態分配應該已經 "去頭截尾" 了, 封裝後又再度"拉寬", 如果懶得找原因,
/ a% H+ G, D. Utrim PAD再加一套, 把trim step LSB縮到原來spec的一半 "窄", trim program 修改成
量測所有fuse step的analog output, 以離ideal value最近者為trim solution, 所有DIE
都trim到離ideal value最近的區間, 留阿收比給封裝.
" Z6 j# z& U; t
不過受封裝影響的circuit, passivation無法隔離的影響, 溫度嗎? 還是analog PAD
output buffer太弱, 連金線的RC都會改變輸出?

& v) J7 x4 a9 p另外, 如果跟foundry先講好, trim PAD是可以lay在scribe line上的, 愛用幾個就用幾個,
$ I' c% E  G2 r# N不用太擔心DIE size waste, 倒是封裝的DIE saw會抱怨scribe line上的Alumi PAD會加速
鑽石刀片老化, 增加耗材成本...

[ 本帖最後由 DennyT 於 2007-4-15 01:47 PM 編輯 ]

sjhor

fuse & fuse PAD 應該都是無驅動的能力!  他只是電阻分壓的 ㄧ段!
在省電的拷量下   這些的電阻值都相當大
- C7 M! w( Y, i* M" Z連 probe 的 RL & CL 都會影響!
1 a9 Q" Q& c# {* {8 }% r
所以  相當討厭! trim 不准  還有機會修改
不過  常態分配變胖  似乎就沒則!
當然  我門也 trim 到更精準的  膽只要封裝之後  就會變胖
die 太小  不適合 coating! 否則會好一點!
9 P9 n5 C4 N: i* p
% r% _& ]7 U2 h& U1 t" n' d% wtrim PAD是可以lay在scribe line上的, 友申請專利的價值唷
5 ?: K# T4 ], [9 C& s- p2 j不過  要先給我用  因為已經曝光了!

[ 本帖最後由 sjhor 於 2007-4-18 09:11 PM 編輯 ]

DennyT

哈, 認為是good idea就分享, 這才是工程師本色; 像美國人一般,
2 ?! a! w; @" [& t4 P任何一點點的進步都要收錢, 那人類的進步永遠只能靠買得起專利
的大公司, 那就不如回家種田算了.

cktsai

Trim PAD lay 在 scribe line 早在1998就被申請專利了

sea

各位板上前輩,
: }1 P: M3 z4 [/ Q1 _) H$ A我之前在fab工作 現在在讀書
: H( B' n; f5 f" v做類比線路的教授正在教DAC, 提到R2R ladder的電阻 需要阻值相當精準
7 S$ m; y0 s: ]" y# [所以他問我 製程中如何控制阻值
我所知道的電阻 是用poly silicon做的 同道光罩 同道蝕刻 同樣的implant 在同一個die裡幾乎不可能阻值不一樣
後來才知道 他問的是laser trimming 這我就不了解了 應該是封裝測試廠在做的事情吧
7 V5 F* B& o' c- |$ [/ d我看了這個影片 大概知道那是怎麼一回事 但還是很多疑問
http://video.yahoo.com:80/video/profile?sid=2906735&fr
首先 這看起來是一顆一顆的 chip resistor 這方法有可能用在ic上修整電阻嗎?
因為在fab出廠時 poly 早被密密麻麻的金屬線層層覆蓋 無法用雷射修整得到poly層吧
: U% r2 B( n7 G" }" k' E有可能細微調整熔掉一點點poly嗎?
- _) Q) n2 i, u( C或者 難道這種產品用top metal做電阻 才能用雷射修整? 我沒看過這種產品 這樣的金屬電阻不會太小了嗎?
更何況 我認為用光罩做出來的 應該已經非常精準了 很難想像如同影片那般用雷射修 可以做得比光罩精準
所以 是否ic的雷射修整 頂多就是燒斷fuse這種讓它繞路這種方法  沒有細微修整電阻這種方法?

煩請各位前輩回答 謝謝

sjhor

這是以前厚模電阻常用的 laser trimming 的方法!
# Z$ u  ^0 G; b* K% C% z他可以將電阻的精確度提高到很高!!
+ @7 F8 a- v4 a/ o$ [! Y; W以前的 Analog Device 等國外的做 ADC 廠商常用這種方式!!
但是國內的晶圓廠比較沒有這種的厚膜電阻!!
  l7 t6 S# u. n. P且這種方法的成本比較高!!  所以現階段的 designer 比較常用燒斷的方式!!
# O+ e. N) s  H9 E比較簡單易懂  也比較耗設計!!

DennyT

原帖由 sjhor 於 2007-4-17 08:19 發表
1 e; M$ \0 Q- z8 {$ T
所以  相當討厭! trim 不准  還有機會修改
不過  常態分配變胖  似乎就沒輒!
當然  我門也 trim 到更精準的  但只要封裝之後  分佈就會變胖
; q4 ~( G, q' {' u, Ndie 太小  不適合 coating! 否則會好一點! 餘略 ...

由於塑膠封裝後殘留的應力使電路產生壓電效應，一般對應的方法是在封裝打線後coating一層polymer (其實是用滴的)後才灌模，以緩衝並平均膠體收縮壓力對電路RC的改變 (就是封裝後量測數值分佈又變"胖"的原因)，但是SJHOR大提的DIE太小不適合coating我就不大明瞭了。

& E( e5 j; c( _, `這種情況eFuse用programming的方式也許就適合，只要IC有如I2C、SPI等數位存取介面，就可以在封裝後利用介面程式化eFuse，連同壓電效應一同補償。
8 F4 w1 T, j" R3 _
: T: M( W, E/ L  Z5 K$ l

原帖由 cktsai 於 2008-1-10 19:34 發表
Trim PAD lay 在 scribe line 早在1998就被申請專利了

6 y! \6 A/ l! y
$ r: D( t6 S. p  ?' f: K8 o( Y反正封裝後的DIE也沒scribeline，要抓包的難度不小。

stanley547

感謝大大分享  努力學習中