虹晶科技採用SoC自動化平台核心編譯器' L Y" O$ O; o" N# E
大幅加快客戶設計上市時程 9 A r, M+ e0 G8 t8 A
【新竹訊.6月16日】系統單晶片(System-on-Chip, SoC)設計服務領導廠商虹晶科技宣佈,即日起採用虹晶自有的自動化設計環境工具 —「平台核心編譯器」(Platform Core Compiler)於客戶SoC平台設計專案,以加速矽智財整合(IP Integration)流程,大幅縮短客戶設計前段(front end)整合、驗證(verification)所需時間,並能同時降低錯誤與往返修正次數、兼顧高品質設計,為客戶大幅降低風險,並加速客戶SoC設計上市時程。
9 Q: l+ [) \, c* V) |1 o, w+ X
5 P+ b3 _' H# J" H7 I9 K' l由於系統單晶片(SoC) 設計複雜度高,加上消費者需求進化而快速驅動SoC功能需求迅速演進,在追求高效能、高品質的同時,SoC的設計難度也同步升高;在進入先進製程之後,SoC進行矽智財整合(IP Integration)階段,IP之間串接用的匯流排(bus)不但形成矩陣(matrix),而且密度越來越高;虹晶採用符合IP-XACT規範標準的自有自動化(automation)設計環境工具—「平台核心編譯器」(Platform Core Compiler),將IP串接至匯流排(bus)的任務自動化(automation),不但大量節省整合時間,也因為自動化可降低錯誤(error)而縮短了後續驗證與往返修正(iterations)時間,大幅縮短高達70%左右時程,並同時依舊能確保交付給客戶高品質的設計。
% ~1 F: Z6 r# N& K
" h( \2 u7 s8 V以當前許多高階消費性電子產品所搭載的ARM11為例,串接使用的AMBA®匯流排(bus)多為4×4或4×5的矩陣,若無自動化環境來進行IP整合,耗費時間可能從6到8週甚至數個月不等;而虹晶以自動化的「平台核心編譯器」(Platform Core Compiler)來做ARM11核心平台的IP整合,可將此一階段任務明確地控制在2至3週來完成IP整合與驗證,快速進入到下一階段的SoC設計實踐(implementation)。
0 N- x, \2 h- p+ h+ d
- e, f3 r: F4 u R3 F( [/ ]3 q虹晶的「平台核心編譯器」(Platform Core Compiler)不但具備縮短IP整合時程的優點,同時也因其圖形化操作介面而更容易發現錯誤 (error),降低風險;此外,若客戶有修改IP甚至重複使用(reuse)的需求,也因為此一系統而比過去更加快速而容易,大大提升客戶SoC設計需求的彈性。
, F( @5 ^' _* D* } ) W9 Y. c1 f$ M" T, B4 G
虹晶使用「平台核心編譯器」(Platform Core Compiler)全面應用於客戶的SoC平台設計專案,加上後續的驗證平台(Verification Platform)、以及虹晶自有專利的「SoC 設計實踐平台(SoC-ImP®)」進行SoC設計,讓客戶從規格(Specification)、組態(configuration)開始,到IP整合、驗證、實作,皆能藉由虹晶在SoC領域多年設計實戰經驗,加上特許半導體的高階製程技術合作,來獲得最快速與最高品質的SoC設計,大幅縮短客戶產品的開發與上市時程。
1 N- R& v4 m# v! u |