bandgap無法將壓差降低

layoutarthur824

近日在調bandgap
可是卻卡在壓差不能降低導致ppm過高
. _# k/ o7 @6 x.35製程
op db65
不知道毛病是出在哪  按公式try了很久壓差始終在0.4v
不知是OP還是帶差出了問題??
7 m; q( x9 J, m  b請各位大大幫忙

$ p! n  {- ~8 f/ j/ ^
; ?* E) @& ?( ]以下是 bandgap voltage reference 的相關討論:
$ x& z  C& a) u# p4 A, s% j7 Qbandgap voltage reference?
bandgap voltage reference?
關於CMOS的正負Tc
# r) l( c6 H8 {4 \4 D如何在CMOS process 中做好溫度感應器?
( s" b' L9 n+ b請問有關 bandgap 內 op的 spec ....
1 Q( t% e" E7 r" \bandgap的模擬問題 (單N,PMOS組成)
BandgapDC扫描温度特性时,不能正常工作

  n" u+ S! X& D/ \9 V" E) z
+ M% ^, k$ G# n+ L
[ 本帖最後由 sjhor 於 2009-3-17 05:52 PM 編輯 ]

gimayon

如果你用的 bg 是一般型的 (vref=1.25)
似乎提共正溫度參數電阻不夠
. S1 P! k3 t$ Q. x6 i* d# f至於高溫上拉 只是 op 離開工作區造成的
' O+ o  j' g4 r; l& K
如果是零溫度電流型  把 決定電流的電阻加大試試...(delta VBE 那顆)

layoutarthur824

回復gimayon大大
我用的一般型的BANDGAP(VREF=0.8V)
5 b1 C# k" R% T+ P, a, [# L% hOP離開工作點是指沒在飽和區嗎?
  i  p1 j  ]% O/ c* z# A' o% c這樣的話我OP要怎樣讓他進入工作點讓模擬高溫時拉平
/ J$ J# W* [  w我才疏學淺  麻煩指導  謝謝你

gimayon

我所謂的一般是指 vref = 1.25
+ x9 u8 ]% g( v6 W
4 [' Y4 t- T$ Z. S5 f" l9 }7 H你還是秀圖吧~~

* K$ _5 R6 d5 o9 Z1 [8 W$ ^. L. }mos 的 L 不要用太小 否則高溫時漏電流很大 會影響高溫時的 vref

layoutarthur824

TWO STAGE OP:

帶差:

& o. c0 c& W6 N4 W9 c. |$ |" K大大如您說L加大,所以我就將OP的M7的L從1u變至3u
! ?, c9 W  D0 M4 P' _& s3 ^8 Q確實高溫時會下拉了(三VREF:SS FF TT)
6 V. U/ H, ?' u6 I: d  c
但是我的OP增益卻下降到很低
壓差都維持0.6V,之後FF SS TT卻都會差很遠
請問大大:
1.有什麼辦法可以讓SS TT FF這三種模擬值可以相近?
8 l) y$ U, `5 z: I. p2.我想將壓差壓到0.01V~0.02V?
; q0 O& r6 c. m1 S- [) v3.M7(TWO SRAGE)的L提高但OP的增益卻下降了,是我動錯顆MOS了嗎?
- m8 s% g! ^( Z% E5 e現在正苦於以上幾點,始終try不好,麻煩大大不吝指教
6 F  z+ y5 |+ }" X. ?5 s! Y/ G) X8 T
* Q0 A  [2 o4 O. R  |$ C. G[ 本帖最後由 layoutarthur824 於 2009-1-14 03:47 PM 編輯 ]

gimayon

你這是什麼鬼電路?
& P) @, z4 ?. ]9 r8 _5 O
) l( E0 l) l& y9 V% d下圖左半部是幹啥用的? start-up?

如果是? 你肯定 start-up 後 上左2那顆能關閉?
3 M" U# `$ x6 D- P, ?! n- @4 F
9 N& m2 j) S' c2 o5 z如果不是...還請指教是幹啥的...

你的 op bias 電路對溫度影響很大 換掉吧

finster

1. 建議你先把start-up電路拿掉
" m( v8 H2 E8 z2 J! {2. 請標註一下你OP的output是接到bandgap reference circuit的那一點
3. 請看一下你上面那兩顆PMOS的Gate電壓在正常運作下其電壓為何?因為有可能你的OP的input的端點接反了
4. 你的bjt顆數比為多少?你的電阻用那一種type電阻,其阻值又為多少?
5. 你上面那兩顆PMOS的size為何?

layoutarthur824

回gimayon大大
& r, T5 @% J( q$ a下圖左半部是 start-up
正常工作時可以使我的MS3在截止
2 }) P4 I. l0 O請問為什麼說我的op bias 溫度影響很大??
(該點變化量我剛去模擬在2.42~2.27V )
主因是什麼呢?我真的不知道,麻煩請解惑?
因為不少人也是用這種電路當bias的

回finster大大
我的M1M2的GATE 電壓範圍是在2.28~2.08V
以下是我反接VINN和VINP的結果 FF是0V失敗的沒點出,(黃色SS褐色TT)
. @& x* J# J4 ]" C# S, R$ {3 ?
4 g' l) _  q" A* G" ?; G: C我的bjt顆數比為8:1
/ n$ z. Q" d. ^. I- E8 l我的電阻是用ND電阻,其阻值我列上圖了
我上面那兩顆PMOS的size為w=2.1u  l=0.7u

' H& j' k" h9 Q5 k- N" y1 t0 ~[ 本帖最後由 layoutarthur824 於 2009-1-15 04:46 PM 編輯 ]

gimayon

通常給 PMOS 的 電壓都是 HI LEVEL , 你調轉態點把 INV 輸出為 HI ?
+ V4 x7 }! I! ?) @: E# {
根據我的經驗 這種 BG 比一般型多一種穩定點  就是穩定在有小電流流經兩旁電阻
* h; Q6 @% U, ]
% P$ A# J8 @4 |# p; Y此時 OP 的兩端電壓會相等 電路就穩定

9 @5 D0 S; q& ?1 W' D* f) W3 f所以我都是用 OP 輸出端外掛的電容當 START UP
* c7 d- u" c' @9 @% n
因為上電瞬間  此電容是定電流充電 與 VCC 會有很大的 電壓差

- S- l6 l* m* V2 k  p5 r加上 BIAS 也要啟動時間   所以應足夠 START BG
  B6 A+ f0 k6 D
& _7 N) g3 j' V# z也為了穩定 我會用 OTA 架構 OP  因為它的主極點在輸出端

BIAS 下端 掛 PNP 能幫足改善電流對溫度變化  RAZAVI 有寫

建議你看看 MS3 的流過電流對溫度     

. h& q2 O2 F9 T& C# X2 G0 R: e.PROBE I(M*)

layoutarthur824

謝謝各位大大幫忙~我終於TRY出來了
- @* A9 A, ?. Q+ g& @最後是調帶差電阻比例和帶差的電流鏡
我是正溫度電阻和負溫度電阻沒做好比例關西

JUI

謝謝大大無私的分享，感恩