Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: 賴永諭
打印 上一主題 下一主題

[問題求助] Sansen讀書會...

  [複製鏈接]
61#
 樓主| 發表於 2024-6-6 11:12:29 | 只看該作者
Update 文件~& |4 f& h4 ]  ]4 q8 v
Two stage ring oscillator analysis6 K: d( j! z+ V% N3 u. a' j/ L
62#
 樓主| 發表於 2024-6-6 11:16:57 | 只看該作者
Two stage ring oscillator analysis文件上傳~~
$ \/ ^2 V7 R$ p  I# w# j3 Y7 R
63#
 樓主| 發表於 2024-6-7 10:04:08 | 只看該作者
本帖最後由 賴永諭 於 2024-6-7 10:05 AM 編輯 4 w& x" Z# t0 _1 C: ^
賴永諭 發表於 2024-6-6 11:16 AM3 j1 z" k2 r/ E" D8 M. a8 Q! E
Two stage ring oscillator analysis文件上傳~~

# P( c4 K0 {  f  L' pTwo stage ring oscillator analysis文件上傳~~
. }& Z/ b. {: ^  Z! w
64#
 樓主| 發表於 2024-8-30 17:19:57 | 只看該作者
slide 1010
) y& K; r1 `3 `9 Z# w% I. _% m# p: Z# A, I5 F" J, d
For a CFB amplifier the open-loop gain is ZT and its feedback factor is 1/RF, making the loop-gain TCFB = ZT/RF.
" T8 g- l' G9 [& E" l, kThe signal bandwidth is determined by RF and not by the circuit gain.
# n; P4 r' [0 ]+ U" |( MThe circuit gain is independently set with RS.: l: z4 D. c) W0 y2 L# a5 u
The signal bandwidth remains stable for all gain settings .) z7 y4 }1 S+ r8 h8 {" Q8 c4 Q
Even for unity-gain operation, an RF resistor is required.
* }7 p1 A/ B9 \( @; OThe best practice when designing with CFB op-amps is to use the RF values given in the datasheet and to adjust the desired gain level through RS.
  m% N1 n$ M0 V) }* Z- z/ F7 R4 Y, t3 V
65#
 樓主| 發表於 2024-9-9 10:21:54 | 只看該作者
slide 1020) X+ ?) X/ W2 G
0 U9 l0 d  F$ o; ^+ e8 E" W
(1) The closed-loop gain can be modified by changing RS, leaving the closed-loop bandwidth unchanged.  z5 D; |7 x4 t( ~, M# M1 p
(2) For a given RF, frequency compensation can be optimized.
/ L' j6 i% z0 }8 `" A! `(3)Suitable for high frequency applications.
( O+ j3 e8 {8 r; O# m0 c% T
66#
 樓主| 發表於 2024-9-27 16:33:16 | 只看該作者
silde 1557:& s5 K6 E& Y9 ^7 W6 C6 c
1. Input offset: Bipolar is better than MOS
5 X: }- d. |9 J1 s8 [* M& L7 ?KT/C = 26mV << MOS Vov
4 H3 H% B& m3 @4 _- C9 B) Q2. Mismatch 造成Randon offset + y6 m* A9 ]$ a' M$ b; |% v
3. 電路不對稱所造成Systematic offset
67#
 樓主| 發表於 2024-10-17 15:43:59 | 只看該作者
本帖最後由 賴永諭 於 2024-10-17 03:48 PM 編輯
" ?+ D6 v8 R: T) C/ V$ R) D) G" H; {) E7 v1 P* g( _
slide 215-216
" S/ z' p: Y% v' y1. Signal 的輸入雜訊直接到輸出# `: V% u) j# z0 l
2. DAC 的輸出雜訊也直接到輸出; _' H: z2 E3 p- e* s: x+ E9 i. w
3. Quantizer noise 才有noise shaping 到輸出
68#
 樓主| 發表於 2024-10-18 14:26:49 | 只看該作者
slide 218
3 e, k/ l1 Y0 Z+ C# J( p1 j1. First order Sigma-Delta patterns in the output spectrum) u/ M8 }* I* Y( U/ \
=> Idle tones(pattern noise, limit cycles)
/ D5 L) _. \3 Y+ A; E" \) r2. Second order Sigma-delta 輸入太大時還是會不穩定
69#
 樓主| 發表於 2024-11-12 17:58:39 | 只看該作者
slide 1756:; M4 C" [/ I) N' p7 F. s
1 Y3 f8 F+ ]8 j. }  S( g+ @
1.SC積分器的BW=(Feedback factor) X Gm/Ceff' K4 |1 ^: I0 S1 }
2.Feedback factor=Cf/(Cf+Cs+Cp)=Beta
0 K( d: s$ L0 H3.Ceff=(Cf串(Cs並Cp)): Cf回授電容,Cs取樣電容,Cp 輸入開關電容求和節點處的寄生電容1 a& J& e: k! C+ d1 M. z
4.Integration期間的GBW=BetaXGm/Ceff
" E9 w" m: p+ J+ T5.Integration期間的SR=Io/Ceff(Io opamp 輸出電流)
! ?; |5 h8 R5 e$ K0 l8 |2 Q6 ~3 @0 a+ N5 O- L" {, v; s$ `
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-8 07:18 PM , Processed in 0.164009 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表