Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: 賴永諭
打印 上一主題 下一主題

[問題求助] Sansen讀書會...

  [複製鏈接]
61#
 樓主| 發表於 2024-6-6 11:12:29 | 只看該作者
Update 文件~
; ^7 F! G3 T0 N% @3 @' UTwo stage ring oscillator analysis
  g8 X6 h+ P/ s2 j5 _+ [( Q  P
62#
 樓主| 發表於 2024-6-6 11:16:57 | 只看該作者
Two stage ring oscillator analysis文件上傳~~9 x) ?0 l# j7 ^2 @
63#
 樓主| 發表於 2024-6-7 10:04:08 | 只看該作者
本帖最後由 賴永諭 於 2024-6-7 10:05 AM 編輯
7 }9 F7 m$ Z, T9 u
賴永諭 發表於 2024-6-6 11:16 AM
# L" d1 M9 L+ n  P+ q2 f+ J5 vTwo stage ring oscillator analysis文件上傳~~
! Z1 h7 S/ ^) Y/ z2 f( Z# p3 v2 }( t
Two stage ring oscillator analysis文件上傳~~% d5 F) K. @* ~4 Z
64#
 樓主| 發表於 2024-8-30 17:19:57 | 只看該作者
slide 10103 c7 ], H5 y! E+ K- Q/ Q
* M9 Q: \( o7 o1 y) ^" ?. X
For a CFB amplifier the open-loop gain is ZT and its feedback factor is 1/RF, making the loop-gain TCFB = ZT/RF.
2 h/ d. f1 o: \0 h, C/ o# wThe signal bandwidth is determined by RF and not by the circuit gain.
: `8 ~' `8 A! }3 L$ |/ }The circuit gain is independently set with RS.
% p0 j% I: Y7 t2 R% iThe signal bandwidth remains stable for all gain settings .) s9 z2 a: L0 S# I: X
Even for unity-gain operation, an RF resistor is required.6 t. I$ `" @# ?1 q& Z
The best practice when designing with CFB op-amps is to use the RF values given in the datasheet and to adjust the desired gain level through RS.
, O! [) m' ?! d8 d- e& B5 P, Y
65#
 樓主| 發表於 2024-9-9 10:21:54 | 只看該作者
slide 1020
* m! e5 P2 N+ A' [1 P3 A( j7 h1 _6 y# ^& Z
(1) The closed-loop gain can be modified by changing RS, leaving the closed-loop bandwidth unchanged.
3 i) C/ H" V8 [* a4 r4 {7 {. O(2) For a given RF, frequency compensation can be optimized.5 t4 ~" m. M) n
(3)Suitable for high frequency applications.
0 V1 h) e# M% Q; C9 N
66#
 樓主| 發表於 2024-9-27 16:33:16 | 只看該作者
silde 1557:
3 O# C. E# t2 R9 `& X9 {2 h4 b1. Input offset: Bipolar is better than MOS
  Z1 S) P/ k. V$ tKT/C = 26mV << MOS Vov: E1 c9 E6 D) }3 G
2. Mismatch 造成Randon offset
# k9 H% C) r4 u+ W. ?# z6 ^3. 電路不對稱所造成Systematic offset
67#
 樓主| 發表於 2024-10-17 15:43:59 | 只看該作者
本帖最後由 賴永諭 於 2024-10-17 03:48 PM 編輯
7 I. ]; \# E* h1 x. g8 e, j# c
. D2 r- X- {8 p2 P( n$ l2 aslide 215-216
& J& }/ S5 z+ {: @% T. v5 l+ U0 \6 }" g1. Signal 的輸入雜訊直接到輸出9 B, W& D) V6 h0 N
2. DAC 的輸出雜訊也直接到輸出
% d+ x9 O- u+ |1 Q- l# D3. Quantizer noise 才有noise shaping 到輸出
68#
 樓主| 發表於 2024-10-18 14:26:49 | 只看該作者
slide 218
4 z6 I) r& o# S" R/ r, U9 h1. First order Sigma-Delta patterns in the output spectrum# _9 X6 k) V$ P' n
=> Idle tones(pattern noise, limit cycles). i. u# |. h$ k' p
2. Second order Sigma-delta 輸入太大時還是會不穩定
69#
 樓主| 發表於 2024-11-12 17:58:39 | 只看該作者
slide 1756:4 G7 d+ H3 }# @
6 i6 _! v4 D& F7 d+ h' r3 q0 h8 \- S
1.SC積分器的BW=(Feedback factor) X Gm/Ceff
/ U8 W9 F( u) G! R3 r7 X2.Feedback factor=Cf/(Cf+Cs+Cp)=Beta
! X5 v# e: n0 y9 ?3 l* J6 U3.Ceff=(Cf串(Cs並Cp)): Cf回授電容,Cs取樣電容,Cp 輸入開關電容求和節點處的寄生電容
2 w& {* s  x2 ~; Y) c0 f' H4 f, _4.Integration期間的GBW=BetaXGm/Ceff$ t- y5 m6 c3 I; X( B
5.Integration期間的SR=Io/Ceff(Io opamp 輸出電流)
' V0 y% v+ h4 ]) i, L$ C( J3 z& R: C: G5 J/ E& T/ f; ^6 c" v4 p
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-10 05:27 AM , Processed in 0.168009 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表