Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: 賴永諭
打印 上一主題 下一主題

[問題求助] Sansen讀書會...

  [複製鏈接]
61#
 樓主| 發表於 2024-6-6 11:12:29 | 只看該作者
Update 文件~+ M* k0 A. l: [3 A4 R# c  Q
Two stage ring oscillator analysis
: U, o9 I/ D3 [
62#
 樓主| 發表於 2024-6-6 11:16:57 | 只看該作者
Two stage ring oscillator analysis文件上傳~~
4 e' g, B# f$ G2 D7 R  Y1 v" x. |
63#
 樓主| 發表於 2024-6-7 10:04:08 | 只看該作者
本帖最後由 賴永諭 於 2024-6-7 10:05 AM 編輯
: ^( I9 G7 G( Y
賴永諭 發表於 2024-6-6 11:16 AM. D: u5 J# _) {
Two stage ring oscillator analysis文件上傳~~
9 t$ p: H+ q! k+ o9 \+ n3 o7 z
Two stage ring oscillator analysis文件上傳~~! x* W/ }8 }2 l7 d5 H- |
64#
 樓主| 發表於 2024-8-30 17:19:57 | 只看該作者
slide 1010
+ d% @* s' }$ I! f1 l+ `7 b( l2 N$ i
For a CFB amplifier the open-loop gain is ZT and its feedback factor is 1/RF, making the loop-gain TCFB = ZT/RF.
' E; t0 e* m6 r0 P6 W0 G- qThe signal bandwidth is determined by RF and not by the circuit gain.$ M" Y. }0 X& ?$ O: e* n6 o5 {
The circuit gain is independently set with RS.
5 v  ^$ i4 Y6 M& @7 Z7 vThe signal bandwidth remains stable for all gain settings .  x8 p( c% \- w. `* u
Even for unity-gain operation, an RF resistor is required.8 h7 P: t( y& |0 n1 G8 u
The best practice when designing with CFB op-amps is to use the RF values given in the datasheet and to adjust the desired gain level through RS." h% ~5 U1 c: C
65#
 樓主| 發表於 2024-9-9 10:21:54 | 只看該作者
slide 1020! t0 C" W8 P1 ]9 F

6 l) |/ n& b0 o! c3 W(1) The closed-loop gain can be modified by changing RS, leaving the closed-loop bandwidth unchanged., f0 G( @% x1 n$ n7 K7 F7 w
(2) For a given RF, frequency compensation can be optimized.
8 }5 @* Q/ H! A(3)Suitable for high frequency applications.0 Y' p* p/ Q2 W1 W/ v2 d$ N
66#
 樓主| 發表於 2024-9-27 16:33:16 | 只看該作者
silde 1557:8 q. u; J& {3 G, a; _( b' P2 x
1. Input offset: Bipolar is better than MOS
/ W  G- M3 H  L0 b9 Q! C/ EKT/C = 26mV << MOS Vov& `3 x9 h5 v# h
2. Mismatch 造成Randon offset 4 q0 T, s& f/ H" {# E9 e% f
3. 電路不對稱所造成Systematic offset
67#
 樓主| 發表於 2024-10-17 15:43:59 | 只看該作者
本帖最後由 賴永諭 於 2024-10-17 03:48 PM 編輯 * z3 {: V, w& ?6 M

  Z1 M: E( A3 H) D8 N" c; z7 Aslide 215-216# b  D! b/ m, @
1. Signal 的輸入雜訊直接到輸出- R3 P! T# ]3 }/ k6 E0 P! ?) `9 A' T
2. DAC 的輸出雜訊也直接到輸出
9 }3 p+ e( z+ _3. Quantizer noise 才有noise shaping 到輸出
68#
 樓主| 發表於 2024-10-18 14:26:49 | 只看該作者
slide 218
1 z8 p% v* e; b1. First order Sigma-Delta patterns in the output spectrum5 i7 a. p6 U  w
=> Idle tones(pattern noise, limit cycles)0 ^- q7 {- }% A/ k0 i: E
2. Second order Sigma-delta 輸入太大時還是會不穩定
69#
 樓主| 發表於 2024-11-12 17:58:39 | 只看該作者
slide 1756:
$ d0 S# b3 i, P/ |( Y8 ~1 j# T* {, k& }/ y
1.SC積分器的BW=(Feedback factor) X Gm/Ceff5 S% {8 U, K6 y7 q. C8 l4 p
2.Feedback factor=Cf/(Cf+Cs+Cp)=Beta! E7 `- h% e0 \' ?- H* H4 I
3.Ceff=(Cf串(Cs並Cp)): Cf回授電容,Cs取樣電容,Cp 輸入開關電容求和節點處的寄生電容! b) S! x( f" v$ w
4.Integration期間的GBW=BetaXGm/Ceff: _9 T( X$ `6 `
5.Integration期間的SR=Io/Ceff(Io opamp 輸出電流)
6 @: B$ q( \/ F" l: C% h* q1 W( H8 U
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-6 07:45 AM , Processed in 0.162009 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表