Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: 賴永諭
打印 上一主題 下一主題

[問題求助] Sansen讀書會...

  [複製鏈接]
61#
 樓主| 發表於 2024-6-6 11:12:29 | 只看該作者
Update 文件~0 t! K8 ~( [- x6 J
Two stage ring oscillator analysis
. T# t, V9 V( w8 ^0 I6 h& _
62#
 樓主| 發表於 2024-6-6 11:16:57 | 只看該作者
Two stage ring oscillator analysis文件上傳~~
+ j5 D/ J7 J/ z( T) z& E! d
63#
 樓主| 發表於 2024-6-7 10:04:08 | 只看該作者
本帖最後由 賴永諭 於 2024-6-7 10:05 AM 編輯 * n3 u9 X- {6 b3 v
賴永諭 發表於 2024-6-6 11:16 AM
. j" J! [+ z- g& G. D( b$ v" n; DTwo stage ring oscillator analysis文件上傳~~
# E8 A: ]5 e4 H  D
Two stage ring oscillator analysis文件上傳~~( `+ y) s0 `" a
64#
 樓主| 發表於 2024-8-30 17:19:57 | 只看該作者
slide 10103 b1 Q* ]2 B8 a. r5 e7 f+ S  \2 t

: C, W$ `+ I* p7 _For a CFB amplifier the open-loop gain is ZT and its feedback factor is 1/RF, making the loop-gain TCFB = ZT/RF. 9 V6 E2 I- L! A
The signal bandwidth is determined by RF and not by the circuit gain.& I, H/ P0 T  o
The circuit gain is independently set with RS.4 y) i5 [6 ^+ [( ~- B3 L  t: x) S
The signal bandwidth remains stable for all gain settings .1 I5 b* W! U- s0 B( q
Even for unity-gain operation, an RF resistor is required.  r8 M8 m; Q& b
The best practice when designing with CFB op-amps is to use the RF values given in the datasheet and to adjust the desired gain level through RS.
2 z! w  r% x3 [: k. @
65#
 樓主| 發表於 2024-9-9 10:21:54 | 只看該作者
slide 1020
+ }% F( ?' z( }( X4 G: `4 S
3 r1 w3 w: v0 q0 X(1) The closed-loop gain can be modified by changing RS, leaving the closed-loop bandwidth unchanged.0 `+ a5 e- A% N" N: H& X/ G9 m
(2) For a given RF, frequency compensation can be optimized.
( g. G( ]  P$ G" G5 b(3)Suitable for high frequency applications.4 R" Y9 K9 Y# O& l% W+ _
66#
 樓主| 發表於 2024-9-27 16:33:16 | 只看該作者
silde 1557:
2 R. B$ M2 u! b# c! ^! {3 Z1. Input offset: Bipolar is better than MOS- h  p0 O' `. k) N
KT/C = 26mV << MOS Vov+ Z' }. M; ^' l. P
2. Mismatch 造成Randon offset ! F% v% X/ J7 t+ z% Q
3. 電路不對稱所造成Systematic offset
67#
 樓主| 發表於 2024-10-17 15:43:59 | 只看該作者
本帖最後由 賴永諭 於 2024-10-17 03:48 PM 編輯 ) c3 G( d) d: Y! t

. V( [4 t- N# rslide 215-216& c  |/ c8 \& X
1. Signal 的輸入雜訊直接到輸出
. y5 i8 b; p% f5 P2. DAC 的輸出雜訊也直接到輸出: N; L% r$ O" O( m
3. Quantizer noise 才有noise shaping 到輸出
68#
 樓主| 發表於 2024-10-18 14:26:49 | 只看該作者
slide 218
7 L$ J+ K+ r+ u8 d1. First order Sigma-Delta patterns in the output spectrum
$ \. P% ?5 s# X+ H+ ~( D( f3 Q4 u=> Idle tones(pattern noise, limit cycles)2 V% i: O# [3 |4 }3 h
2. Second order Sigma-delta 輸入太大時還是會不穩定
69#
 樓主| 發表於 2024-11-12 17:58:39 | 只看該作者
slide 1756:
$ m8 k) l- k( `1 V4 O
* D: y3 w  ~& K* v7 |" K$ F1.SC積分器的BW=(Feedback factor) X Gm/Ceff
/ |7 f% L$ d) t  d, E2.Feedback factor=Cf/(Cf+Cs+Cp)=Beta( L/ R" V% Q& \/ b
3.Ceff=(Cf串(Cs並Cp)): Cf回授電容,Cs取樣電容,Cp 輸入開關電容求和節點處的寄生電容+ N8 z/ z) a+ h5 e% Y9 k3 p& z( q' y. j
4.Integration期間的GBW=BetaXGm/Ceff* I- S" t+ y" K3 }
5.Integration期間的SR=Io/Ceff(Io opamp 輸出電流)+ ]) K8 j% p2 s8 P- U

2 N; E6 K/ Y1 {9 l7 h: f) ~
70#
 樓主| 發表於 2024-12-12 16:49:23 | 只看該作者
賴永諭 發表於 2022-8-5 12:03 PM4 }" l. W5 a% |& ]
slide 0444
6 Z- y  ]: w2 j. u5 I" S& ~Noise of a current mirror with series R:" [  f2 w& k0 T2 ~5 d
前面的R小於1/gm時, 為什麼iout noise 隨的電阻增加 ...

% i* w) ~/ l+ m0 u5 k, r- t更新一下~~8 h+ ?# w9 Q- b( R
(1)因為當R變小, 電阻的雜訊電流就不會流到輸出端了3 Q* f1 H- M: y, A6 f9 `% t
(2)電阻的雜訊電流到輸出端分析8KT/(R2+1/gm2), 當R2夠大時, 則整個8KT/R2 雜訊電流全部流到輸出端
* u# _/ I5 l  V9 [8 i9 i  S所以前面的R小於1/gm時iout noise 隨的電阻增加, 後面隨電阻增加減少
5 N( |) [9 s% P2 m
71#
 樓主| 發表於 2024-12-25 17:53:22 | 只看該作者
本帖最後由 賴永諭 於 2024-12-25 05:56 PM 編輯 + V  B+ b- |7 U# F. n
& \, x! M5 E2 j5 t9 {) y* o
slide 1524 and 15250 V9 k+ U% c5 \

; }7 H) |6 {! E( p( O9 {0 L# D! H個人分析iout/ic = 1/(gm3*ro1*2)
72#
 樓主| 發表於 2025-1-20 16:57:30 | 只看該作者
賴永諭 發表於 2024-12-12 04:49 PM6 C8 p6 [4 T& j# V1 }/ h% a$ v- I
更新一下~~. O* l, l! ]( }5 R6 F/ f
(1)因為當R變小, 電阻的雜訊電流就不會流到輸出端了
& L' p& Q7 K& f6 Q1 [& R(2)電阻的雜訊電流到輸出端分析8KT/(R2+1 ...
* L) @- P3 Y, G  T: }0 X4 {- i6 t
更新一下(2):
  s9 N# v' e8 v- Y% D1 o: H, i; x(2)電阻的雜訊電流power到輸出端分析8KT/R2*(R2+1/gm)^2) `0 n* n3 h7 M$ @2 N, O

/ \5 L. I/ j. r8 O# A3 ~! [1 L: s1 H6 j' q1 M+ K, d
73#
 樓主| 發表於 2025-1-20 17:31:55 | 只看該作者
slide 1521:Low offset = High CMRR 可從另一觀點來看
0 i9 @6 [0 W8 C/ B# F* p" w& f+ V4 B2 Y- @( V
The ouput voltage change due to common mode input voltage variation is( U. G  r9 b/ T  p
; U1 w) m/ j1 E2 c1 e9 c5 k
ΔVo= Acm*ΔVic
4 V' x2 D  X  u5 }
- p  F. J; r! \' D/ Z$ I" P* JTo driver the output voltage back tp zero,we will change the differential input voltage by
4 u3 A% e& G7 \: g
8 m6 V  r  w: q1 K4 `. n5 \, EVoffset=ΔVid=ΔVo/Adm=AcmΔVic/Adm
; u& U  q3 O% |所以Low offset = High CMRR
, P9 K6 W2 X% b. q
74#
 樓主| 發表於 2025-2-21 16:59:16 | 只看該作者
Slide 1518:$ R1 L) i) j2 }4 n1 d8 Z
增加RB來增加CMRR可參考下面這篇論文
9 c/ K" f4 v" m4 F$ A& bA hight-Swing CMOS telescopic operational amplifier
5 y: G0 K4 U0 S% u(D: Concept of Replica-Tail Feedback Tecnique)
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-4-2 11:46 PM , Processed in 0.164010 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表