Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: 賴永諭
打印 上一主題 下一主題

[問題求助] Sansen讀書會...

  [複製鏈接]
61#
 樓主| 發表於 2024-6-6 11:12:29 | 只看該作者
Update 文件~
% z4 i; t6 B. r7 A3 V! x1 @Two stage ring oscillator analysis
4 v  X& s+ h# Y1 y8 z  `
62#
 樓主| 發表於 2024-6-6 11:16:57 | 只看該作者
Two stage ring oscillator analysis文件上傳~~9 B0 w6 Y2 i0 G0 N4 g
63#
 樓主| 發表於 2024-6-7 10:04:08 | 只看該作者
本帖最後由 賴永諭 於 2024-6-7 10:05 AM 編輯
4 _( Z: N, a2 f/ B. r
賴永諭 發表於 2024-6-6 11:16 AM
  |9 G/ ?) i2 e% g$ {  H. XTwo stage ring oscillator analysis文件上傳~~
4 c/ B, [# d# I# [* v
Two stage ring oscillator analysis文件上傳~~6 R% J( I& X% @/ q8 o! x
64#
 樓主| 發表於 2024-8-30 17:19:57 | 只看該作者
slide 1010
$ Z4 o$ f) k5 b; A* H% c2 u) `, V  t$ b2 C( e# a! G
For a CFB amplifier the open-loop gain is ZT and its feedback factor is 1/RF, making the loop-gain TCFB = ZT/RF. * y  i# Y. a7 J- c4 x3 n: ~
The signal bandwidth is determined by RF and not by the circuit gain.
9 J2 k; ?: ~$ ^' uThe circuit gain is independently set with RS.& j2 m8 j+ q" d' T9 O
The signal bandwidth remains stable for all gain settings .
$ c  k( K4 f8 \- s- `8 @9 gEven for unity-gain operation, an RF resistor is required.
! m+ T, S. c% h  l& ZThe best practice when designing with CFB op-amps is to use the RF values given in the datasheet and to adjust the desired gain level through RS.
0 W% @  R# n( o% K' y) V
65#
 樓主| 發表於 2024-9-9 10:21:54 | 只看該作者
slide 1020
9 T$ l" ?8 h& h* f, Q3 `9 |" M4 S
( h: w+ R0 h# l' |4 A+ `: A(1) The closed-loop gain can be modified by changing RS, leaving the closed-loop bandwidth unchanged.
& s4 |  r+ _% W1 B3 x(2) For a given RF, frequency compensation can be optimized.
% e8 \* A. }' p4 J2 I4 z/ z8 Z( `(3)Suitable for high frequency applications./ t  Z1 ^2 h# d" ]  O2 {
66#
 樓主| 發表於 2024-9-27 16:33:16 | 只看該作者
silde 1557:
: s2 ^0 b' C7 n( }1. Input offset: Bipolar is better than MOS3 a( q2 a8 G9 |; A7 _( l6 g
KT/C = 26mV << MOS Vov
) m5 F- m/ ^( I9 p5 d1 w2. Mismatch 造成Randon offset
5 e1 O# E" O+ P8 j3. 電路不對稱所造成Systematic offset
67#
 樓主| 發表於 2024-10-17 15:43:59 | 只看該作者
本帖最後由 賴永諭 於 2024-10-17 03:48 PM 編輯
7 f4 V: T/ V# f" c. e5 t
9 S) j3 i  Z! N  f$ ?, yslide 215-2163 E# p4 V0 I; M# \: E' D5 O
1. Signal 的輸入雜訊直接到輸出  z4 e, c5 g8 d0 k2 S2 X+ {7 M
2. DAC 的輸出雜訊也直接到輸出
# @' D! \) v: f0 }  G3. Quantizer noise 才有noise shaping 到輸出
68#
 樓主| 發表於 2024-10-18 14:26:49 | 只看該作者
slide 218
) r# q8 e# d& P1 U1. First order Sigma-Delta patterns in the output spectrum6 k. n5 W" Y( `' }
=> Idle tones(pattern noise, limit cycles)
8 v7 k- }3 l# J  a9 s# O& `$ V2. Second order Sigma-delta 輸入太大時還是會不穩定
69#
 樓主| 發表於 2024-11-12 17:58:39 | 只看該作者
slide 1756:
$ Y* |' t& W1 R& x4 V  P0 F$ h2 H5 L
1.SC積分器的BW=(Feedback factor) X Gm/Ceff
5 T1 X" h# B( J# J" |+ R. i2.Feedback factor=Cf/(Cf+Cs+Cp)=Beta
- j- m* U, \  X3 e  g, v2 k3.Ceff=(Cf串(Cs並Cp)): Cf回授電容,Cs取樣電容,Cp 輸入開關電容求和節點處的寄生電容
  Y. h8 L8 p" B) p: a* q% S0 r4.Integration期間的GBW=BetaXGm/Ceff
1 g9 g8 }6 D3 n; u! r, z5.Integration期間的SR=Io/Ceff(Io opamp 輸出電流)
7 d6 r4 h& f& @) R7 u) b
: r+ F: t7 }# [7 N7 u
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-6 09:11 AM , Processed in 0.165009 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表