Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: 賴永諭
打印 上一主題 下一主題

[問題求助] Sansen讀書會...

  [複製鏈接]
61#
 樓主| 發表於 2024-6-6 11:12:29 | 只看該作者
Update 文件~  R- ~, r* b& p6 i# S/ W6 W+ `
Two stage ring oscillator analysis
, s" @  q. `3 u5 K- K) i. |
62#
 樓主| 發表於 2024-6-6 11:16:57 | 只看該作者
Two stage ring oscillator analysis文件上傳~~
1 L) ~; h8 U3 q; z$ V. O6 C
63#
 樓主| 發表於 2024-6-7 10:04:08 | 只看該作者
本帖最後由 賴永諭 於 2024-6-7 10:05 AM 編輯 / \: r  _9 T8 V; I2 B& Q% x
賴永諭 發表於 2024-6-6 11:16 AM
, K9 A( b: K1 t# Q8 [0 lTwo stage ring oscillator analysis文件上傳~~

6 V; P% z$ f# t" F" gTwo stage ring oscillator analysis文件上傳~~8 w( ?1 V7 i% P7 ?
64#
 樓主| 發表於 2024-8-30 17:19:57 | 只看該作者
slide 1010  K4 V, n# `8 L7 e

! v; F4 B9 l6 a: i& m, o  {* LFor a CFB amplifier the open-loop gain is ZT and its feedback factor is 1/RF, making the loop-gain TCFB = ZT/RF. # H9 I' F/ N- c
The signal bandwidth is determined by RF and not by the circuit gain.% v2 C- k+ |2 E
The circuit gain is independently set with RS.+ d: s& k% g8 y
The signal bandwidth remains stable for all gain settings .
1 r" X, Q0 v# y! A- \6 H) NEven for unity-gain operation, an RF resistor is required.
" i: e6 p: ?% Z/ E0 c, {9 {' WThe best practice when designing with CFB op-amps is to use the RF values given in the datasheet and to adjust the desired gain level through RS.; a) b4 I# f0 d+ O% ~3 ^- P& k
65#
 樓主| 發表於 2024-9-9 10:21:54 | 只看該作者
slide 1020
- c) j- N, B  X& N/ s- [+ b" b# k) i8 J
(1) The closed-loop gain can be modified by changing RS, leaving the closed-loop bandwidth unchanged.
+ p9 R+ E- j' V# ]9 @& L! {6 `% v; X(2) For a given RF, frequency compensation can be optimized.1 U3 A4 v6 G5 W2 d
(3)Suitable for high frequency applications.
( ^# v% c* j- {; {
66#
 樓主| 發表於 2024-9-27 16:33:16 | 只看該作者
silde 1557:+ E# B+ w' ?& W/ v: @
1. Input offset: Bipolar is better than MOS
3 a  p/ H% Y! U1 U4 aKT/C = 26mV << MOS Vov
- f0 }1 }- S! w6 k* y+ C5 a( C$ y2. Mismatch 造成Randon offset ! Q# ]6 f7 g. @, O# A) W/ q
3. 電路不對稱所造成Systematic offset
67#
 樓主| 發表於 2024-10-17 15:43:59 | 只看該作者
本帖最後由 賴永諭 於 2024-10-17 03:48 PM 編輯 # y/ g! f( P, |" m( n
5 K4 V4 G% c: W9 e1 H1 V( ?
slide 215-216" i  b2 ^( Y( p9 {* h
1. Signal 的輸入雜訊直接到輸出
/ v" A3 a9 z: B0 q: D9 _2. DAC 的輸出雜訊也直接到輸出+ X* y8 `8 v( Z1 ~8 i* h5 o7 X5 v7 d
3. Quantizer noise 才有noise shaping 到輸出
68#
 樓主| 發表於 2024-10-18 14:26:49 | 只看該作者
slide 218
- n8 ]) V- ?( z4 Q) y) m3 i  L" v1. First order Sigma-Delta patterns in the output spectrum
, x" ?. ~# {4 d$ l# A, d  g4 x=> Idle tones(pattern noise, limit cycles)
$ v8 p8 K4 e) W0 H2. Second order Sigma-delta 輸入太大時還是會不穩定
69#
 樓主| 發表於 2024-11-12 17:58:39 | 只看該作者
slide 1756:4 f  `$ Z* L. E- ~& C! i+ L1 l
: c$ O. a# X" a' y6 b# r
1.SC積分器的BW=(Feedback factor) X Gm/Ceff
6 \% K+ o/ V1 _, j2.Feedback factor=Cf/(Cf+Cs+Cp)=Beta
( e4 V0 M: z5 U& Y7 U* q3 i- j3 p3.Ceff=(Cf串(Cs並Cp)): Cf回授電容,Cs取樣電容,Cp 輸入開關電容求和節點處的寄生電容
  q! T) T7 f( L2 Q4.Integration期間的GBW=BetaXGm/Ceff% E, z; s1 G; \% G. l8 R; Y
5.Integration期間的SR=Io/Ceff(Io opamp 輸出電流)
% \3 u6 O1 B+ ]0 G' ]# o
) v9 q5 N+ L0 w+ E9 l7 b
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-8 04:15 AM , Processed in 0.163010 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表