Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: 賴永諭
打印 上一主題 下一主題

[問題求助] Sansen讀書會...

  [複製鏈接]
61#
 樓主| 發表於 2024-6-6 11:12:29 | 只看該作者
Update 文件~9 H/ J0 T+ L, i# I$ B# H
Two stage ring oscillator analysis8 |% h9 }# h& t" M  `6 q; U8 f
62#
 樓主| 發表於 2024-6-6 11:16:57 | 只看該作者
Two stage ring oscillator analysis文件上傳~~
# q& @3 L3 E  b- g$ L) A8 J3 q( F/ c
63#
 樓主| 發表於 2024-6-7 10:04:08 | 只看該作者
本帖最後由 賴永諭 於 2024-6-7 10:05 AM 編輯
+ z8 t% `, T8 n9 e6 G5 q
賴永諭 發表於 2024-6-6 11:16 AM1 t: x; d$ K. [& e  A5 h4 m2 T! l
Two stage ring oscillator analysis文件上傳~~

9 R; q' l/ h) i6 n2 UTwo stage ring oscillator analysis文件上傳~~2 r, R2 L! y# a/ T# O+ O/ I
64#
 樓主| 發表於 2024-8-30 17:19:57 | 只看該作者
slide 1010& b0 k! @/ N; u
. A9 y/ [6 x7 V/ T
For a CFB amplifier the open-loop gain is ZT and its feedback factor is 1/RF, making the loop-gain TCFB = ZT/RF. 9 g9 \" g" y  |/ h
The signal bandwidth is determined by RF and not by the circuit gain.! B, ]( D& o$ h- N, g' @
The circuit gain is independently set with RS.
: c! Y: F) K6 C( _The signal bandwidth remains stable for all gain settings .
+ X6 G6 m/ \" gEven for unity-gain operation, an RF resistor is required.5 ?$ v9 Z- n5 D- ]4 D0 d
The best practice when designing with CFB op-amps is to use the RF values given in the datasheet and to adjust the desired gain level through RS.; x3 F' o. E5 N7 q
65#
 樓主| 發表於 2024-9-9 10:21:54 | 只看該作者
slide 10201 Q+ ?6 W, s8 w& l7 x' R+ l
: \# w' h; e, j; l9 G8 y  X- P8 b
(1) The closed-loop gain can be modified by changing RS, leaving the closed-loop bandwidth unchanged.
  x) K2 z" v4 ^0 Z. q6 [3 b(2) For a given RF, frequency compensation can be optimized.% N/ }# @4 r0 s6 V) }8 @
(3)Suitable for high frequency applications.
+ g: A5 ^) y$ B' a0 i# K
66#
 樓主| 發表於 2024-9-27 16:33:16 | 只看該作者
silde 1557:7 v& ?* ~+ E6 }2 }2 V: y
1. Input offset: Bipolar is better than MOS9 s& F9 ~- q5 R& i* k" c! N6 J
KT/C = 26mV << MOS Vov
) I6 T% G# D( |- E$ ?2. Mismatch 造成Randon offset
/ }& a) H( g# U3 J7 n3. 電路不對稱所造成Systematic offset
67#
 樓主| 發表於 2024-10-17 15:43:59 | 只看該作者
本帖最後由 賴永諭 於 2024-10-17 03:48 PM 編輯 ! w! J/ V" ~" Y# M8 e

- K& u" B4 W7 Lslide 215-2166 @( `3 l; k8 d$ ~3 Q* E
1. Signal 的輸入雜訊直接到輸出. D9 v) R5 J0 y7 Y! q0 s
2. DAC 的輸出雜訊也直接到輸出. j$ v3 ^1 r/ n, j% ^* L
3. Quantizer noise 才有noise shaping 到輸出
68#
 樓主| 發表於 2024-10-18 14:26:49 | 只看該作者
slide 218- s3 K' K; O- ?/ }
1. First order Sigma-Delta patterns in the output spectrum0 K, E9 b9 ?# N7 s+ S* F* e
=> Idle tones(pattern noise, limit cycles)
7 U1 H8 `2 B. J- L2. Second order Sigma-delta 輸入太大時還是會不穩定
69#
 樓主| 發表於 2024-11-12 17:58:39 | 只看該作者
slide 1756:
1 b. n/ a. Z: ]* `2 L6 w; N( S/ h, X/ ^. C  M
1.SC積分器的BW=(Feedback factor) X Gm/Ceff$ U( `- `' K( q2 e6 J
2.Feedback factor=Cf/(Cf+Cs+Cp)=Beta' \( F: t. t, I9 ~# G5 Y
3.Ceff=(Cf串(Cs並Cp)): Cf回授電容,Cs取樣電容,Cp 輸入開關電容求和節點處的寄生電容' t( J+ [* N* P8 _
4.Integration期間的GBW=BetaXGm/Ceff
6 I1 p1 u; I- y* R- O9 W5.Integration期間的SR=Io/Ceff(Io opamp 輸出電流)
, q+ v) D1 S# o, ^( ^$ W
7 X, l* V* P) P9 M
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-11 02:00 AM , Processed in 0.159009 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表