Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: 賴永諭
打印 上一主題 下一主題

[問題求助] Sansen讀書會...

  [複製鏈接]
61#
 樓主| 發表於 2024-6-6 11:12:29 | 只看該作者
Update 文件~) j1 e- K6 z% |% m  W$ X
Two stage ring oscillator analysis
* d% U  H( P3 o! V# }- X+ r3 p, V
62#
 樓主| 發表於 2024-6-6 11:16:57 | 只看該作者
Two stage ring oscillator analysis文件上傳~~( ]7 j, B, S" v; D
63#
 樓主| 發表於 2024-6-7 10:04:08 | 只看該作者
本帖最後由 賴永諭 於 2024-6-7 10:05 AM 編輯   l& b4 g9 ?5 W6 s$ S6 s2 P- n
賴永諭 發表於 2024-6-6 11:16 AM* T2 i% I8 @+ R' N: ]
Two stage ring oscillator analysis文件上傳~~
; u( Z8 R- r! o2 b; F) L. z" O
Two stage ring oscillator analysis文件上傳~~
/ R: _0 O( @6 }/ M9 N. f9 ^
64#
 樓主| 發表於 2024-8-30 17:19:57 | 只看該作者
slide 1010: K- {- {: [: @0 D- t

' U- L8 e  E( c3 Y2 L# g$ MFor a CFB amplifier the open-loop gain is ZT and its feedback factor is 1/RF, making the loop-gain TCFB = ZT/RF.
% p# z/ c4 |- e. x; n7 mThe signal bandwidth is determined by RF and not by the circuit gain.$ V+ \+ k" ~2 t. O
The circuit gain is independently set with RS.
. k& T% @0 @7 _5 eThe signal bandwidth remains stable for all gain settings .
6 F3 T% C. B1 i9 ?( h* rEven for unity-gain operation, an RF resistor is required.5 t% T& i, T# C
The best practice when designing with CFB op-amps is to use the RF values given in the datasheet and to adjust the desired gain level through RS.
3 n+ _* j. ]' \7 i8 ?  u
65#
 樓主| 發表於 2024-9-9 10:21:54 | 只看該作者
slide 1020
8 z2 ~  v# j" e% _* v- }# N0 W" d9 u5 h8 i1 i7 m. O6 n) z
(1) The closed-loop gain can be modified by changing RS, leaving the closed-loop bandwidth unchanged.
! s" b* _$ i; _(2) For a given RF, frequency compensation can be optimized.( T& b5 X  [. Q. ~& N
(3)Suitable for high frequency applications.
7 ^) ^6 \" h7 e6 \( Y  |. o
66#
 樓主| 發表於 2024-9-27 16:33:16 | 只看該作者
silde 1557:
$ O3 a% e% K" b# W. C1. Input offset: Bipolar is better than MOS
# g+ r# c& a$ a) K6 U" ]4 L1 AKT/C = 26mV << MOS Vov
! q$ f, h: ]" x" \2. Mismatch 造成Randon offset ( S% h2 Y$ |$ R: k
3. 電路不對稱所造成Systematic offset
67#
 樓主| 發表於 2024-10-17 15:43:59 | 只看該作者
本帖最後由 賴永諭 於 2024-10-17 03:48 PM 編輯
; b. H$ n2 B. k+ q: B/ \
! D1 k) D# A& y# j! rslide 215-216
- U7 U, T+ y5 r' [5 F3 }1. Signal 的輸入雜訊直接到輸出, p( p  y3 u* u  z( A2 ^0 k
2. DAC 的輸出雜訊也直接到輸出
. h! @* b. c- _" ~9 V' f3. Quantizer noise 才有noise shaping 到輸出
68#
 樓主| 發表於 2024-10-18 14:26:49 | 只看該作者
slide 218- P* C  @( E7 C+ q  I- i7 k& c
1. First order Sigma-Delta patterns in the output spectrum% [) X+ T! S& \" N& S
=> Idle tones(pattern noise, limit cycles)8 q+ t% J9 f4 V8 {0 T
2. Second order Sigma-delta 輸入太大時還是會不穩定
69#
 樓主| 發表於 2024-11-12 17:58:39 | 只看該作者
slide 1756:
, r2 y+ V' N' c0 }, \6 \& r' I2 x
" ]" k) _+ Z8 K: `1.SC積分器的BW=(Feedback factor) X Gm/Ceff
9 i+ G- `# v3 Z! j7 W; G2.Feedback factor=Cf/(Cf+Cs+Cp)=Beta; S" c" a3 e! H$ h( D8 K. s/ f8 g5 Z
3.Ceff=(Cf串(Cs並Cp)): Cf回授電容,Cs取樣電容,Cp 輸入開關電容求和節點處的寄生電容
8 x) ]- S7 t" A1 v4 v2 y4.Integration期間的GBW=BetaXGm/Ceff
1 [0 B* D8 O7 O- X" K- e2 y- q5.Integration期間的SR=Io/Ceff(Io opamp 輸出電流)8 @1 q+ e! c% |/ Z* o: c0 g& r
& _/ S' t8 B2 j' F6 ^
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-8 08:02 PM , Processed in 0.166010 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表