Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: 賴永諭
打印 上一主題 下一主題

[問題求助] Sansen讀書會...

  [複製鏈接]
61#
 樓主| 發表於 2024-6-6 11:12:29 | 只看該作者
Update 文件~
; \. z* {2 ~- r" g5 k4 o0 WTwo stage ring oscillator analysis
) f' L( h. W( b, o  q% t
62#
 樓主| 發表於 2024-6-6 11:16:57 | 只看該作者
Two stage ring oscillator analysis文件上傳~~
0 s6 `4 w  Z7 f; E' g
63#
 樓主| 發表於 2024-6-7 10:04:08 | 只看該作者
本帖最後由 賴永諭 於 2024-6-7 10:05 AM 編輯 8 ^& S! S3 U$ l% B8 U
賴永諭 發表於 2024-6-6 11:16 AM
. L! O  \$ }5 m" L* d4 xTwo stage ring oscillator analysis文件上傳~~
: Q: A8 s6 a4 o& s+ |+ R# {2 X
Two stage ring oscillator analysis文件上傳~~7 Q+ i8 ?7 D' a" f: K6 F
64#
 樓主| 發表於 2024-8-30 17:19:57 | 只看該作者
slide 1010( f) s; }* ~4 ~! I( y( O
0 z/ F6 x4 B3 @! W" ?6 `, G# _
For a CFB amplifier the open-loop gain is ZT and its feedback factor is 1/RF, making the loop-gain TCFB = ZT/RF.
3 s7 `5 ?5 a  _) Z# j. W: BThe signal bandwidth is determined by RF and not by the circuit gain.7 C% E, y- x1 e% E! I5 R
The circuit gain is independently set with RS.% h- H& e# k0 Q1 g1 m) V
The signal bandwidth remains stable for all gain settings .! V6 }) W6 V7 u
Even for unity-gain operation, an RF resistor is required.
; J0 [0 Y/ g3 ^The best practice when designing with CFB op-amps is to use the RF values given in the datasheet and to adjust the desired gain level through RS.
9 V+ C4 a6 p% Y4 P1 m+ k
65#
 樓主| 發表於 2024-9-9 10:21:54 | 只看該作者
slide 10201 Y: @# X" Q# Z& Q. n. Q8 ^8 B) Q

' I) O( d& ]1 S5 s6 \4 Q/ M: R(1) The closed-loop gain can be modified by changing RS, leaving the closed-loop bandwidth unchanged.
: F. }. `% e. e/ g1 u/ l' B(2) For a given RF, frequency compensation can be optimized.
. T5 Z, o) E7 Y$ L(3)Suitable for high frequency applications.
0 c2 V" R( t; ?6 @% ~
66#
 樓主| 發表於 2024-9-27 16:33:16 | 只看該作者
silde 1557:
1 c- X, L! a+ R8 r. e: V1. Input offset: Bipolar is better than MOS' C9 g! p% L, i5 x
KT/C = 26mV << MOS Vov
1 q9 m" h+ Y- C2. Mismatch 造成Randon offset , c" s, U1 m1 m0 s; r- X
3. 電路不對稱所造成Systematic offset
67#
 樓主| 發表於 2024-10-17 15:43:59 | 只看該作者
本帖最後由 賴永諭 於 2024-10-17 03:48 PM 編輯
3 w9 g! ]. I8 d% z1 j# |+ A0 n2 @2 o2 q8 I7 R" j' T
slide 215-216
: r4 v7 d% w$ |1 Y2 M9 V; H1. Signal 的輸入雜訊直接到輸出0 `; v+ ?" S! V7 l; W
2. DAC 的輸出雜訊也直接到輸出
/ d( R0 D1 G; a/ r0 n0 L3. Quantizer noise 才有noise shaping 到輸出
68#
 樓主| 發表於 2024-10-18 14:26:49 | 只看該作者
slide 2181 D* b' U8 S- E+ \
1. First order Sigma-Delta patterns in the output spectrum
9 j5 l. ~2 B3 h4 I: \=> Idle tones(pattern noise, limit cycles)1 P+ {/ R7 x0 D3 f1 A& l
2. Second order Sigma-delta 輸入太大時還是會不穩定
69#
 樓主| 發表於 2024-11-12 17:58:39 | 只看該作者
slide 1756:
7 D# n' l$ ^. [; e& Z: J4 N  A
2 m0 C6 i/ y3 t' B1.SC積分器的BW=(Feedback factor) X Gm/Ceff: Z1 r5 D4 ?7 \; K6 H6 m
2.Feedback factor=Cf/(Cf+Cs+Cp)=Beta9 u; _) }5 W4 p4 Q3 L1 G
3.Ceff=(Cf串(Cs並Cp)): Cf回授電容,Cs取樣電容,Cp 輸入開關電容求和節點處的寄生電容, V0 H5 x5 r" c8 T
4.Integration期間的GBW=BetaXGm/Ceff; p5 O& L$ b9 Y6 B
5.Integration期間的SR=Io/Ceff(Io opamp 輸出電流)
( `# l" o# ]  S1 F
9 s, p+ V- Y6 x: K
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-7 01:41 AM , Processed in 0.162009 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表