Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: 賴永諭
打印 上一主題 下一主題

[問題求助] Sansen讀書會...

  [複製鏈接]
61#
 樓主| 發表於 2024-6-6 11:12:29 | 只看該作者
Update 文件~; q* p% K4 |$ l: t! E# i2 t/ i
Two stage ring oscillator analysis- K) M( C3 w2 R" O# K# @: @6 M
62#
 樓主| 發表於 2024-6-6 11:16:57 | 只看該作者
Two stage ring oscillator analysis文件上傳~~
; ^; ~1 U. j+ Y* ]
63#
 樓主| 發表於 2024-6-7 10:04:08 | 只看該作者
本帖最後由 賴永諭 於 2024-6-7 10:05 AM 編輯
6 t) Q6 R" e- q4 K4 D; t
賴永諭 發表於 2024-6-6 11:16 AM
7 p, E: h* @. j' v! \  a4 lTwo stage ring oscillator analysis文件上傳~~

, S& X& u4 ?$ Q* k, o8 UTwo stage ring oscillator analysis文件上傳~~
+ R, ?! S& E* B9 }5 u8 C. f1 v' j: y
64#
 樓主| 發表於 2024-8-30 17:19:57 | 只看該作者
slide 1010
% w$ O4 F7 n0 A, J3 Q3 \9 e+ k9 ]2 n6 E4 y" Z( T7 p) b
For a CFB amplifier the open-loop gain is ZT and its feedback factor is 1/RF, making the loop-gain TCFB = ZT/RF.
8 O+ N# K9 E3 X) I# H1 w2 SThe signal bandwidth is determined by RF and not by the circuit gain.
. J, ?1 i! O: k2 m) ~The circuit gain is independently set with RS.
9 \8 n# w  d# dThe signal bandwidth remains stable for all gain settings .
; f8 z3 J/ D$ mEven for unity-gain operation, an RF resistor is required.
( S" h! L( i( o0 ]# s; VThe best practice when designing with CFB op-amps is to use the RF values given in the datasheet and to adjust the desired gain level through RS.1 {+ Y; ?/ M7 k7 Z8 a% b
65#
 樓主| 發表於 2024-9-9 10:21:54 | 只看該作者
slide 1020& p7 R& c, p; V7 I

+ V; c- {( ^7 b9 V; |9 s1 w(1) The closed-loop gain can be modified by changing RS, leaving the closed-loop bandwidth unchanged.
& E) W: g8 ?  s$ C# n) V(2) For a given RF, frequency compensation can be optimized.
9 |/ I0 N; f8 v& L(3)Suitable for high frequency applications.& F5 {4 A* t, k( S6 R7 m9 X
66#
 樓主| 發表於 2024-9-27 16:33:16 | 只看該作者
silde 1557:
4 N& u( q4 p! \* Z, Z. d1. Input offset: Bipolar is better than MOS
( U# ]  V! [7 t9 v7 xKT/C = 26mV << MOS Vov
; f# m6 ]5 D( @" \2 S7 l( f- }2. Mismatch 造成Randon offset
2 k: P& h+ H& X( I# O+ f3. 電路不對稱所造成Systematic offset
67#
 樓主| 發表於 2024-10-17 15:43:59 | 只看該作者
本帖最後由 賴永諭 於 2024-10-17 03:48 PM 編輯 8 C; {! ]) P5 T2 x" Z, k: \
5 z3 e# r: K. V$ F$ Q+ s
slide 215-216/ E$ [7 n) y  t. U: Q
1. Signal 的輸入雜訊直接到輸出
& h8 f0 v  ~$ ]8 H/ v6 n3 z: j1 F2. DAC 的輸出雜訊也直接到輸出( D0 V2 e) c7 h/ M7 s1 B/ e- V
3. Quantizer noise 才有noise shaping 到輸出
68#
 樓主| 發表於 2024-10-18 14:26:49 | 只看該作者
slide 218- k2 |: ]& b) c' z9 r2 g. j
1. First order Sigma-Delta patterns in the output spectrum
8 C7 r/ T! x. t. M: Q* @=> Idle tones(pattern noise, limit cycles)9 \5 d& Q6 _1 Q5 A; G2 ]1 R
2. Second order Sigma-delta 輸入太大時還是會不穩定
69#
 樓主| 發表於 2024-11-12 17:58:39 | 只看該作者
slide 1756:) Y8 _1 |% C" p0 R9 \, u
/ w6 N' [; ^2 P" X" s0 b
1.SC積分器的BW=(Feedback factor) X Gm/Ceff
' p( h5 a3 p, C2 `+ R& f2.Feedback factor=Cf/(Cf+Cs+Cp)=Beta  s. F' @( x. z4 H6 z0 H
3.Ceff=(Cf串(Cs並Cp)): Cf回授電容,Cs取樣電容,Cp 輸入開關電容求和節點處的寄生電容; i- M4 b# B$ y! @- f- n
4.Integration期間的GBW=BetaXGm/Ceff+ R& B: F5 W" m& g# `/ @  E
5.Integration期間的SR=Io/Ceff(Io opamp 輸出電流)
1 s2 F4 F! h- J/ l! ?3 J
9 G7 K6 E7 r% u9 C% C
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-5 09:11 PM , Processed in 0.158009 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表