Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: 賴永諭
打印 上一主題 下一主題

[問題求助] Sansen讀書會...

  [複製鏈接]
61#
 樓主| 發表於 2024-6-6 11:12:29 | 只看該作者
Update 文件~
4 T4 \( [; M& ?# p6 Q9 ]& ]! q% aTwo stage ring oscillator analysis( c$ o4 p1 Q8 l3 q
62#
 樓主| 發表於 2024-6-6 11:16:57 | 只看該作者
Two stage ring oscillator analysis文件上傳~~# U$ A1 ~* v7 y4 i6 J7 i" ^# T& G
63#
 樓主| 發表於 2024-6-7 10:04:08 | 只看該作者
本帖最後由 賴永諭 於 2024-6-7 10:05 AM 編輯
; A+ `* c% T! Q" M$ E
賴永諭 發表於 2024-6-6 11:16 AM: J  j0 m' x+ C3 O% z
Two stage ring oscillator analysis文件上傳~~
0 \4 S, o* U( u* ]
Two stage ring oscillator analysis文件上傳~~
1 l/ b$ s6 m7 s" Z
64#
 樓主| 發表於 2024-8-30 17:19:57 | 只看該作者
slide 1010# ~5 \5 a# m: t# K6 s/ d" r

# s/ z$ X& ^1 V( T8 e1 dFor a CFB amplifier the open-loop gain is ZT and its feedback factor is 1/RF, making the loop-gain TCFB = ZT/RF.
2 k% A2 E" }. B, i1 E( X& zThe signal bandwidth is determined by RF and not by the circuit gain.1 Z% v, I* g: a. x  L: {
The circuit gain is independently set with RS.6 d* h( x: B) ~. F+ a& M
The signal bandwidth remains stable for all gain settings .2 z3 H; M& h. H0 M! _* ^+ g0 M
Even for unity-gain operation, an RF resistor is required.
9 S) w: U) N9 z: J" \( O; pThe best practice when designing with CFB op-amps is to use the RF values given in the datasheet and to adjust the desired gain level through RS.1 O4 {3 i$ k, `9 a* ~6 }; c
65#
 樓主| 發表於 2024-9-9 10:21:54 | 只看該作者
slide 1020$ A! P% v: x- y- g
# Y* \: O8 E( K6 Z2 n% L) q& s
(1) The closed-loop gain can be modified by changing RS, leaving the closed-loop bandwidth unchanged.
- \3 P, K; W/ E# c(2) For a given RF, frequency compensation can be optimized.
0 Y/ a1 k7 ~7 e" S4 G1 g) d(3)Suitable for high frequency applications.
0 Y; s- f1 t) U& Q, [6 g% I5 z
66#
 樓主| 發表於 2024-9-27 16:33:16 | 只看該作者
silde 1557:
& v6 d4 M) W* `* X" B) Z1. Input offset: Bipolar is better than MOS
' f& l( h6 \" WKT/C = 26mV << MOS Vov7 b) s9 }# l  e
2. Mismatch 造成Randon offset 5 ?& X4 I6 O( r( ^3 ?+ G3 _
3. 電路不對稱所造成Systematic offset
67#
 樓主| 發表於 2024-10-17 15:43:59 | 只看該作者
本帖最後由 賴永諭 於 2024-10-17 03:48 PM 編輯 2 S/ H7 z+ J& K- v
% y+ l7 m% X: ?1 e7 m
slide 215-216
- w+ U5 C7 `% j+ f" ~: W/ b; L1. Signal 的輸入雜訊直接到輸出
3 p  R% G8 \8 K5 N7 o* D- ]  _2. DAC 的輸出雜訊也直接到輸出
% Z. y" a  j: G) ], f3. Quantizer noise 才有noise shaping 到輸出
68#
 樓主| 發表於 2024-10-18 14:26:49 | 只看該作者
slide 218
1 ]5 t0 @& _# V- _/ W1. First order Sigma-Delta patterns in the output spectrum
* v' s! E5 V0 J5 Q1 V=> Idle tones(pattern noise, limit cycles)
6 G6 E$ j9 @2 O, x/ }2. Second order Sigma-delta 輸入太大時還是會不穩定
69#
 樓主| 發表於 2024-11-12 17:58:39 | 只看該作者
slide 1756:
8 i: p4 t- ]$ A& T- |+ D  U, ?. `7 r1 y, s1 D8 t
1.SC積分器的BW=(Feedback factor) X Gm/Ceff$ {+ T( b; s( S+ s) e
2.Feedback factor=Cf/(Cf+Cs+Cp)=Beta
& T' E7 r1 @$ U8 T) G6 A/ E3.Ceff=(Cf串(Cs並Cp)): Cf回授電容,Cs取樣電容,Cp 輸入開關電容求和節點處的寄生電容
, c2 s: q  S' c- W4.Integration期間的GBW=BetaXGm/Ceff9 |+ Y: l2 x( ]# ~
5.Integration期間的SR=Io/Ceff(Io opamp 輸出電流)
1 _6 ~( W3 W6 A0 E* P8 a
$ d+ Y9 b8 W1 }6 K
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-5 01:10 PM , Processed in 0.161009 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表