Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: 賴永諭
打印 上一主題 下一主題

[問題求助] Sansen讀書會...

  [複製鏈接]
61#
 樓主| 發表於 2024-6-6 11:12:29 | 只看該作者
Update 文件~: S* c8 N  S8 u4 U+ B
Two stage ring oscillator analysis+ W  [7 ^( e0 C
62#
 樓主| 發表於 2024-6-6 11:16:57 | 只看該作者
Two stage ring oscillator analysis文件上傳~~6 @& v: m' u1 U0 j: V+ T
63#
 樓主| 發表於 2024-6-7 10:04:08 | 只看該作者
本帖最後由 賴永諭 於 2024-6-7 10:05 AM 編輯 ! `+ `5 E. X% \/ ?0 y( t* R
賴永諭 發表於 2024-6-6 11:16 AM
! u) Q+ I- y5 h: b4 xTwo stage ring oscillator analysis文件上傳~~
- U; D* n; I; |. F% a6 A
Two stage ring oscillator analysis文件上傳~~
# @! X( M; d  V" \9 j% l+ E
64#
 樓主| 發表於 2024-8-30 17:19:57 | 只看該作者
slide 1010
; A' L" E4 f! X$ Z
- f+ y: K  `4 V* H8 m4 t* xFor a CFB amplifier the open-loop gain is ZT and its feedback factor is 1/RF, making the loop-gain TCFB = ZT/RF.
0 l1 Q% j& A) q, T4 j, JThe signal bandwidth is determined by RF and not by the circuit gain., N; j8 D  {5 g- B$ U4 v, Y# t- C( D
The circuit gain is independently set with RS.
( Q: n. f, Z0 @: s: E4 x9 H8 aThe signal bandwidth remains stable for all gain settings .3 N* Z! k/ l5 \. V8 P. R/ f
Even for unity-gain operation, an RF resistor is required.( D+ g5 p/ j3 t8 V0 ~! u, J
The best practice when designing with CFB op-amps is to use the RF values given in the datasheet and to adjust the desired gain level through RS.
3 R- C- i) U4 w$ b
65#
 樓主| 發表於 2024-9-9 10:21:54 | 只看該作者
slide 10207 o0 `7 M% W7 m- D/ I

! n: _$ m. y9 }9 y(1) The closed-loop gain can be modified by changing RS, leaving the closed-loop bandwidth unchanged.: L7 p. T/ }* @+ k3 Z
(2) For a given RF, frequency compensation can be optimized./ b4 {# C- c7 |$ t. {! H8 }* }: `; z7 @
(3)Suitable for high frequency applications." B9 s$ O1 y' ~/ L! M
66#
 樓主| 發表於 2024-9-27 16:33:16 | 只看該作者
silde 1557:
& O& U" l$ p1 J6 o! B1. Input offset: Bipolar is better than MOS- s0 W. L* Y9 ?: u
KT/C = 26mV << MOS Vov# U  p$ g' B' i: S
2. Mismatch 造成Randon offset 2 M$ f& P; P) t
3. 電路不對稱所造成Systematic offset
67#
 樓主| 發表於 2024-10-17 15:43:59 | 只看該作者
本帖最後由 賴永諭 於 2024-10-17 03:48 PM 編輯
7 N: J, R3 t, S- Y) a8 G2 c; J- e2 l1 R9 ^* x- |$ A$ ^, j
slide 215-216  M& V* Q6 _1 O$ |6 k5 S
1. Signal 的輸入雜訊直接到輸出) y, ]* o/ O7 U2 Y3 T1 s
2. DAC 的輸出雜訊也直接到輸出. I1 J, m3 e( F) L' {- z
3. Quantizer noise 才有noise shaping 到輸出
68#
 樓主| 發表於 2024-10-18 14:26:49 | 只看該作者
slide 218
9 e  z/ a& b3 t, H1. First order Sigma-Delta patterns in the output spectrum
# `4 p: ^) e6 H: \1 M=> Idle tones(pattern noise, limit cycles)) ]2 i9 ^5 x- P( |; T
2. Second order Sigma-delta 輸入太大時還是會不穩定
69#
 樓主| 發表於 2024-11-12 17:58:39 | 只看該作者
slide 1756:7 b# J6 }3 ~7 y* l

5 k, {# f3 r- y: U1.SC積分器的BW=(Feedback factor) X Gm/Ceff9 N' ~# g$ k* T* Y* |
2.Feedback factor=Cf/(Cf+Cs+Cp)=Beta
% d* r4 C3 O2 J! n+ r3.Ceff=(Cf串(Cs並Cp)): Cf回授電容,Cs取樣電容,Cp 輸入開關電容求和節點處的寄生電容5 d- d$ I0 Y( H( }' m/ G3 A) F
4.Integration期間的GBW=BetaXGm/Ceff& B& g& Y. a$ z- O: V0 a; q
5.Integration期間的SR=Io/Ceff(Io opamp 輸出電流)( ?  U& u  t0 d! b2 N. t

- }$ T4 U( O7 y# |# G4 f5 Y8 O; c
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-9 11:34 AM , Processed in 0.167010 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表