如何實現layout

deg326

請問一下在.35um的p-sub製程中，如何將nmos的body和source接一起，而不接地?

man52013142002

沒辦法吧

不是違法電性
: @$ m% Q/ P* t% a! `$ R
" G0 {2 a5 `# l3 [2 H/ ?我是這麼認為啦

1 B; A) G. Q" [! ^/ L8 q可能有錯誤=.=+

yalon

Dear deg326 :
你要把 nmos 的 pwell 跟 P-sub 隔開,
5 y9 w6 C5 i' |/ r1 ? Process 上你就須要有 Deep-nwell 這一道製程 (dnwell).
/ G+ g6 [2 u& L2 U2 `. O
2 C8 _! s# ~4 A6 d5 \+ v- s如果沒有 整個 nmos 的 buck 是跟 substrate 是連在一起的ㄛ.

共勉.
! a1 D) |5 I7 ?* ]! d5 Z: d

deg326

感謝各位大大的回答，小弟要的答案已找到= =+ 。
0 m4 ^. O% ~0 Y8 C8 R& @* g. T: ^在我使用的製程中，不是twin well，也就是說沒有dnwell，所以只好改變接法了。

skeepy

很多製程不是都有ISO NMOS提供給使用，
8 w( \$ [# v: Y6 @! Z  F$ B這樣NMOS的S%B就可以不用接GND。

deg326

小弟剛找了一下
lvs檔中並無iso
3 f( N: W! A+ p- g6 ^不過還是感謝大大提供這訊息
至少以後要這樣做的話
5 Q/ @; e5 s* _7 n; }( t6 a. U可以有個概念