請問在Layout如何數位與類比

likewind

請問一下各位大大...
4 N. p' C* J( }: q小弟想要學Layout
現在先從數位的畫法先學起，慢慢在學類比的畫法...

# B7 A/ D0 F8 D' z- k: K( Q$ ^& p問題:
: J1 W! b9 q3 w( X1.如何去分辨數位與類比?(在Layout上)
2.數位與類比畫法的差異?
3.類比的電容與電阻怎麼樣去畫與如何去算它們的值是多少?
% S% y/ ?1 {. P3 U. ^4.小弟不知如何去學好Layout可以請各位大大給點意見嗎??
拜託各位大大嚕...謝謝你們

小緯仔

電阻電容的layout方法

0 Y' S1 Y+ O: D; [# N8 \+ }7 ^在論壇應該可以找的到
http://www.chip123.com/phpBB/vie ... ighlight=%B9q%AA%FD
5 {% ]: U& R: ]7 Z/ F! }" z
5 g; @) N; l/ X2 w( \/ L6 T我覺得要學好layout 對於製程要也一些觀念
: y  Q/ C- C2 l7 m  X$ y
這樣子才知道自己在lay什麼

在製程上會有什麼影響，可以嘗試把一些簡單的layout
) i, [+ A) C  r) y' X1 L; M
隨便劃一段，將他的橫截面畫出來

likewind

嗯嗯~我認同這位大大ㄉ說法
2 U# u8 G8 u- `  F$ X6 B製成觀念也是很重要滴...
課本上的截面圖...
3 x3 P3 w7 P. I* I" i) W+ r" `經過學校上課...小弟有點概念了~
( B! @- c  _# x. d" Z: F* s謝謝你~

小緯仔

別那麼客氣啦！

我現在也是學生

或許只是比你早一些時間學到而已

有問題都可以在一起討論

sw5722

1 比較模糊的說法,類比的mos尺寸比數位大,比較準確的說法
   要問rd.
2 數位比較自由,mos要折就折要跨就跨,除非rd特別交待,不然
  A: l8 Y. M" f   就是越小越密越好,類比的話,比較龜毛,接線一定要metal,跨線
   也要講究,其實就是designer依據電路去主導layout
3 每種製程都會給你一些參數,去計算,通常是多少面積有多少值
; `4 |( \& O! O   我知道電阻有一個公式是這樣,R=(參數)＊L/W(是從R=q*L/A延
- V' O/ G2 `* H　伸ｑ是介質係數)．
４多看多問多畫,其實也沒啥難.

linger809

1.如何去分辨數位與類比?(在Layout上)   2.數位與類比畫法的差異?
6 e  c) y" P8 t8 l& l數位和類比只是概念上的叫法.所謂數字就是只運算出結果0,1的電路再加上時序,構成控制和運算電路.而類比的輸出結果是和time,input-swing,phase,有直接的關係,輸出是綫性變化的.類比中也有數位的divider,pll中的pfd等都是數位的.只是在layout時我們對數位的比較不關心,可以放在一堆就好了,而類比的我們要把foudry生産的誤差考慮進去,比如說橫向縱向的梯度要考慮,要將誤差减小到最小就要匹配好divice,比如difference input的對管一定要注意匹配,中心對稱或者dababd(d代表dummy) 或者  abba的方式,有dummy前一種情况比較好,沒有dummy后一種匹配更好
' G4 o6 e2 r' M2 N3 J/ U
' ^( ^5 e# E% L* e, a# k1 Z3.類比的電容與電阻怎麼樣去畫與如何去算它們的值是多少?
. ]3 Y( u  }0 B( L+ m一般layout時,virtuoso可以直接用xl把device從pdk中調進來,如果你用laker的也是可以根據你電路的標值從pdk中掉進來.至于計算方式foundry針對每個工藝都有它的計算方式,電阻一般是r=rs*l/w (rs是方塊電阻),有時把端頭電阻也計算進去(如rhpoly沒有rpo的部分(tsmc叫rpo,smic叫sab),lvs文件也有寫怎麽計算.有時也把工藝的偏差都計算了,不過這個不用你關心,foundry已經幫妳考慮了.
$ a) O+ C! u4 \- S( N& H4.小弟不知如何去學好Layout可以請各位大大給點意見嗎??
6 J# z1 a# G6 Q9 m多動手layout,多看design rule,多layout大模塊ll,ad/da,以及拼接總圖,esd環路layout,tapeout后查看問題等

3 q8 Y$ i, L5 N9 w希望對你有點幫助

CM168899

上面的大大說的很好
! p) b$ x- `: S# w5 v4 a我覺得多做自然會有經驗累積
會越來越有sense

ker

一定要注意匹配,中心對稱或者dababd(d代表dummy) 或者  abba的方式,有dummy前一種情况比較好,沒有dummy后一種匹配更好

第一個問題
  z5 }2 v. w+ y想請問一下上述的原因
第二問題
因為剛學LAYOUT  幾乎都會加上dummy  是所有情況都加上dummy比較好，還是以abba排列不加dummy會比加還好

請指教  謝謝

Avril

abba排列不加dummy會比加還好

2 b, e+ O' y" f這句話應該有待商榷吧
如果挑剔一點, ab device尚未maching
5 H7 t; ^3 r, m' i' Q若dabbad, 會比較好點吧,

每家公司都不同, 討論討論囉

angala

通常類比電路會加上guarding,數位電路就不會考慮了^^

pkjordan

數位應該就是是傳送簡單的0 1 訊號
$ Q$ t5 |; S6 i7 F/ d在layout大概只要線跑的過就ok
除非一些叫髒的clock訊號要特別注意
+ v9 V" b$ z/ x
類比訊號就會比較雜亂 (高頻 電流量 等等)
" z$ Y* m  b! l所以在layout上要特別注意到跑線問題 couple 干擾 是否要加shielding等等問題 比較需要經驗累積

clarkhuang

問題:
. Q+ _- u+ y# w# W4 [1.如何去分辨數位與類比?(在Layout上)
! v9 x; m5 f+ y. I! @; x應該是以電路圖為依據......我猜的(類比會有清楚的被動元件)
9 k0 w* w2 C$ F0 I0 D" x2 n2.數位與類比畫法的差異?
8 B! s7 y4 ^% M- \3 T! ?8 d如上面有大大提過   加NRG或是PRG 這些都是類比 必要的
數位求面積最小化
類比講究對稱 匹配  電氣特性 為考量
* E# E* }- k& k1 p1 b8 t如有不對請指正

ecalfs

類比layout考量較多元, 需累積很多經驗
必須要更了解電路特性, 一般需要求designer提供layout gideline
( p7 _- R* w8 s( W$ Q1 g否則容易有問題

BOGY

在晶片佈局(Layout)考量方面，類比(analog)部分與數位(digital)部分所考慮的方向不同，所以對於在佈局時，方法也有所不同；數位電路最主要考慮的是面積的考量，故通常都先製作單位元件，將VDD與GND的高度固定，每個單位元件都以此高度來佈局，不用考慮noise及match之問題，其最大原因為數位電路的noise margin約為 ，所以雜訊免疫能力很高，而元件之間的對稱問題，也不用考慮，
; U" p9 m1 E+ |& j9 y; y
但在類比電路佈局中，對於對稱MOS必須盡可能的match，使MOS可以同時受到雜訊的影響，讓雜訊變為共模訊號，則在OPA不會被放大，進而不影響訊號的正確性，如Amplifier中的input端。一般的方法是使用common centroid來達到目的，在MOS兩旁加dummy可以防止周邊元件對其他MOS的誤差所產生的影響。而在MOS的周圍加上一圈guard ring，可以盡量減少雜訊對於MOS的影響，以達到保護電路的效果。
8 b4 U3 @& i4 }: y
在Layout電路的元件擺放位置，需要讓MOS與MOS之間的間距為minimize，且MOS之間的連線路徑盡可能成為最短路徑，使得線路上的寄生電容與寄生電阻盡量減小，則產生的效應對電路的影響可降至最低。
Power lines的考量可以從多方面切入。例如在VDD與GND的連線路徑上，因為連線路徑必須承受電路整體的電流，使得我們必須加粗連線路徑，以提升路徑上可承受電流的程度，避免連線路徑因電流過大，導致大電流而燒斷連線，形成斷路。從另一方面考量，因為我們加粗Power lines，使得路徑上的寄生電容變大，當power line有雜訊時，可以透過此寄生電容達到減少雜訊對於電路的影響。

其實講了那麼多，還是要多多練習如何編排MOS元件的擺放方式。還有就是設計電路方面自己也要懂一些，才知道為什麼電路要這樣子設計，這麼一來對於電路的了解也會更為精確、也可以考慮到更多的效應。

seuzhn

类比的尺寸比较大
5 |& c1 h8 s3 h, I4 L而数位一般是最小尺寸
5 I4 A; p4 I, W( e1 @: Z$ P! v这个方法比较简单可以分辨出2中的不同
; z; J, `' `0 Y9 x% T2 w很多的东西都很难一言蔽之，要在联系中体会

lin.weite

1.如何去分辨數位與類比?(在Layout上)

% X6 Z2 V' N& k! gRD設計出來的電路是Digital,就是Dgital Layout
/ }( W* G' L0 _) w$ z) p, MRD設計出來的電路是Analog,就是Analog Layout
在Layout上沒有很明確的去區分
4 o9 [, g. O4 _2 b: ^5 _. X7 U% L在製程上倒是會有所區別
一般常用的製程有
CMOS製程(有純Digital,有Mix Mode)
0 U# `) n! ]( @' i, |7 ~( FBiolar製程,Bicmos製程,BCD製程....
! a4 R* Q. d: S5 _0 e* }* \4 U就看RD設計時所需要的元件,工作電壓...去選擇囉!!
2 G7 t) d$ r  ~
$ ^/ F$ j0 [% _9 d- z3 G$ b2.數位與類比畫法的差異?

Desing Rule是固定的,很少會因Digital或Analog而變
要說Digital與Analog的畫法差異
應該說是在Lay Analog要注意的地方會比在Lay Digital時要多
% E4 @. o5 ]% \3 k, R/ E通常Lay Digital只要符合Design Rule就可以
, ^6 F9 i1 O) T但Lay Analog時有些原件的擺放方式就要注意囉!!

/ H* ?7 c) O$ j9 y* A0 _$ l- g# I3.類比的電容與電阻怎麼樣去畫與如何去算它們的值是多少?
+ k% D% c% G& E- e1 o0 A# G
+ V! J) z3 O# A電容,電阻的產生,取決於你使用那種製程
  m/ J- }- _* t- [, R' C3 w3 n電容一般常用的有Mos Cap,Poly1-Poly2 Cap
( F/ ^+ y7 y, ?1 |9 [$ b, _+ |電容值算法,一般FAB廠會告訴你每um平方有多少pF
7 S7 `6 c: a& x( o9 q+ r3 e每家FAB的Oxide厚度不同,所以電容值也不同
, l/ y% z1 L8 `電阻一般常用的Well,P+,N+,Poly,Poly2都有
3 E( Y2 O" Q/ D. N0 k7 F阻值每家FAB也都不一樣
- A6 G, P9 K4 m* @; X2 P5 O
4.小弟不知如何去學好Layout可以請各位大大給點意見嗎??
5 x9 n0 U8 P3 R& m) B
- }  w% E7 _4 s! A( C# B7 x9 D多拆幾顆IC,看看別人怎麼Lay,以及為什麼要這樣Lay!
應該能多少有些收獲吧!!