run lvs時的嚴重大問題~狂急~

averyer

各位前輩~

0 x6 `% I3 o5 G  V) o我的layout到後面再跑lvs時竟突然發現~

' C$ ^: e+ d& [) G$ L1 M- znetlist的mos size改變後,但layout上不變,lvs竟然也會過~

這是什問題阿~我有畫一個簡單的inv也一樣相同結果~

0 ?4 }' e( z9 _: q$ A! @8 p是command file要改嗎?還是calibre需要設定什麼?

+ Z9 j8 U# ~/ Q1 }) w5 p% M我完了~

請各位前輩幫忙一下~拜託了~
$ Y3 w* ?  F% y7 m, n

m851055

應該是有關尺寸check的部分為開啟功能，只要開啟就好了。

averyer

hi~

5 i' k0 E0 I& k7 z4 d3 O' c我看command file裡~沒看到有描述check尺寸的部分~
8 c( I" G* R  E1 j0 H7 P
能請在講詳細一點嗎~大概是如何描述這方面的訊息呢~

非常拜託~謝謝~

12345

就是這個誤差百分比沒設成0(代表誤差0%才會過,一班analog是設成0),還有更簡便的寫法,用變數(看到這篇,又被你偷偷學到了)
TRACE PROPERTY MN(N) L L 0
TRACE PROPERTY MN(N) W W 0
7 q: v) U: S& _% \- b- S# Y1 j  z- x' @% c再來講一下LVS好了,LVS過了layout就一定會對嗎?窩不一定,其實陷阱很多,寫LVS的人若沒寫好就會錯,只不過會給人下載的應該是寫的很準, 所以也不用太擔心,只是我覺得在寫ERC這塊到不是很完善,更誇張有些人根本連連RUN完LVS,ERC都不會看窩,LVS對,ERC可不一定對,有的是command file根本沒寫完整,有的是有寫你沒打開ERC(Option),建議一下各位layout,command file前面都會說明定義Option,該開該關先看清楚吧!!,程式不會看沒關係,至少前面說明要看清楚,不要拿來就RUN.(又被你偷學到了)

wanwan_kao

TRACE PROPERTY MN(N) L L 1 --------將1改成0
TRACE PROPERTY MN(N) W W 1 ------將1改成0
TRACE PROPERTY MP(P) L L 1 --------將1改成0
TRACE PROPERTY MP(P) W W 1-------將1改成0

averyer

嗚~嗚~
. f" O+ m: A  X& I# c) Z0 q; L
8 y) f: q' B% c( N& Y! i, g還是一樣~
, _2 j" T$ d4 ^9 \
: c/ {' J( e; `6 Z我把command file貼上來~請在幫我看看是不是有哪裡漏了阿~
" V( w5 x4 W7 E8 n) H- M
SOURCE PRIMARY   "chip"
3 _1 h1 v% ]5 d0 ^, `* _SOURCE PATH      "./test_chip.net"
0 G- t& B  A1 Z1 D$ pSOURCE SYSTEM    SPICE

5 i! K+ {4 o9 u0 _3 [LAYOUT PATH      "../chip.db"
( i# n% _! U6 p9 |0 KLAYOUT PRIMARY   "chip"
LAYOUT SYSTEM    GDSII
! g2 P; m" h3 t+ W8 X
: x" e$ c( I: y4 l) OLVS REPORT   "lvs.rep"
4 |" D; F" S( O1 }$ wLVS ABORT ON SOFTCHK YES
LVS REPORT OPTION S

//LVS SPICE CULL PRIMITIVE SUBCIRCUITS YES
LVS WRITE LAYOUT NETLIST netlist.spi
  j. K6 c& Z( j
PEX INCLUDE LUMPED L1 N_C R1
1 c3 S! Q+ }7 E) jPEX REPORT LUMPED NONE
PEX NETLIST LUMPED "change_cell.lumped" HSPICE LAYOUT

PEX INCLUDE DISTRIBUTED L1 N_C R1
PEX REPORT DISTRIBUTED NONE
PEX NETLIST DISTRIBUTED "change_cell.dist" HSPICE LAYOUT
PEX NETLIST SIMPLE "change_cell.simple" HSPICE SOURCE

MASK SVDB DIRECTORY svdb query   
+ f2 g2 o. c/ `" Q) @
EXCLUDE CELL "eo064k8fcl4" "pvpp" "pvss" "pvdd"
SOURCE CASE YES
LAYOUT CASE YES
. t  L' m" b1 t) j" N& j0 p' i LVS COMPARE CASE YES
" k3 q5 Y: t. _, x8 x LVS GLOBALS ARE PORTS YES
) i+ X' [; ~, E8 J3 i LVS SPICE PREFER PINS YES
2 q2 [- V7 x* E8 N7 p7 A LVS PROPERTY RESOLUTION  MAXIMUM ALL
7 @% R+ k  o& h0 m& r& T' Y
ERC KEEP EMPTY       NO
ERC MAXIMUM RESULTS  1000
) Y! _( B9 J5 T: M# mERC MAXIMUM VERTEX   199
ERC CHECK TEXT       COMMENTS RFI

: ^- A$ K4 I8 TLVS POWER  NAME "VDD" "VCC" "EXVDD"
LVS GROUND NAME "VSS"  "GND"
VIRTUAL CONNECT COLON YES
1 V7 L, \( m5 \4 i. V
) m- u3 p! n" M
LVS ALL CAPACITOR PINS SWAPPABLE   YES
LVS IGNORE PORTS                   YES
LVS CHECK PORT NAMES                   YES
, K- b6 N1 b# F. {LVS ISOLATE SHORTS                 YES
- e- B- L5 P4 O% d2 s
LVS REDUCE SERIES MOS              YES
* A) X" ^+ \( TLVS REDUCE PARALLEL MOS            YES
* j) l' r& c# d9 I$ TLVS REDUCE SEMI SERIES MOS         NO
* m& F* ^: a! l0 p! |* P( sLVS REDUCE SPLIT GATES             YES
LVS REDUCE PARALLEL BIPOLAR        YES [ EFFECTIVE EV_AREA EV_AREA=SUM(EV_AREA) ]
, V6 h2 U* t3 J, L5 B/ sLVS REDUCE SERIES CAPACITORS       YES
# s, E" D8 c/ K  u4 b$ N* YLVS REDUCE PARALLEL CAPACITORS     YES
6 B) t+ b$ p0 ?* f. }* H# G% OLVS REDUCE SERIES RESISTORS        YES
LVS REDUCE PARALLEL RESISTORS      YES
6 j, `' g- z; D" J; YLVS REDUCE PARALLEL DIODES         YES

( d% {$ _7 _* H- _1 pLVS RECOGNIZE GATES                ALL // ALL or SIMPLE
LVS ABORT ON SUPPLY ERROR          NO               

//LVS FILTER D(DN) OPEN            
9 G/ j& S% Y# c" R- T8 p//LVS FILTER D(DP) OPEN
2 M* F" j  [6 z4 ^  h4 {% j, M+ u
; v) T' M2 h2 s# t/ z7 L  }$ t5 CLVS FILTER UNUSED MOS              YES
LVS FILTER UNUSED BIPOLAR          YES
LVS FILTER UNUSED CAPACITORS       YES
$ h+ u# ?( U/ Z: i. z8 [LVS FILTER UNUSED DIODES           YES
8 @7 g# O3 ]! R- G! QLVS FILTER UNUSED RESISTORS        YES
LVS FILTER UNUSED OPTION           AB AC AD AE AF RC RE RG

LVS EXPAND UNBALANCED CELLS        YES

7 T6 \9 l4 K2 v& S5 t/ BPRECISION                          1000
RESOLUTION                         1

. W0 m1 ?- @: D/ X9 mUNIT LENGTH                        U
UNIT CAPACITANCE                   F //FF
UNIT RESISTANCE                    OHM

FLAG NONSIMPLE                     YES
FLAG ACUTE                         YES
FLAG OFFGRID                       YES
4 Q; W: T8 f, @% q& q2 Q9 w! VFLAG SKEW                          YES

DEVICE MN(N)  NTR  NTR(G)  NSDN1(S) NSDN1(D) PWELL_B(B)
TRACE PROPERTY MN(N) W W 0
  O; D8 M6 B4 e% ~TRACE PROPERTY MN(N) L L 0

DEVICE MP(P)  PTR  PTR(G)  PSDN1(S) PSDN1(D) NWELL_A(B)
TRACE PROPERTY MP(P) W W 0
TRACE PROPERTY MP(P) L L 0
. |9 X4 }  h. ^: D5 B# @. V! J
, S9 }- \1 C* [6 O/ n1 i, E2 n請各位大大在幫我看一下~拜託了~

arthur03226

我看你的問題應該是netlist file path 沒有update到。
( P) }4 f: |1 l  f& Q+ k. f" j也就是說，你依然是用舊的gds 比對舊的 netlist?
) G/ A/ ^. ]3 I! H( I這是我的懷疑啦~~
/ M0 t' B9 H4 e# z& ^8 b再仔細檢查一遍你的netlist path & file name。
9 Y6 a# t: ?5 q5 V因為看起來lvs.com 沒啥問題。

tingyunwang

作layout一定要養成好習慣,reduce option 不論是mos,cap,res.皆要NO
% |. d6 z' r. h# V0 y* ]LVS FILTER UNUSED OPTION 不能隨便亂開option,
這樣可以避免錯誤

judy123

曾經有公司同仁問過同樣的問題
! C" A! G: o+ e5 N/ W結果是netlist 沒update
, f2 j# }0 I- S2 o& M$ o" ^刪除舊的netlist 重新產生新的netlist file
並open new netlist file 確實的確認修改過的mos size是否為最新的正確值
並檢查path指向是否正確
合理的懷疑任何小細節

motofatfat

可能ㄉ幾種情形
1.資料沒updata
# c# y% U# D( ~' M, }" ]2.你ㄉcommand file  是沒比對size ㄉ
3.改變後ㄉ差異在容許範圍內
例如 W  W  3
    L  L  3
/ l, ~4 R$ r7 i9 D  u- F
表示誤差在百分之3內是OKㄉ

motofatfat

你ㄉCommand 有下列這行
3 w- i: I+ N. V* s' bEXCLUDE CELL "eo064k8fcl4" "pvpp" "pvss" "pvdd"
9 A0 K1 ^  K# S, p有可能 你ㄉ改變 在這幾ㄍCELL 中
這行ㄉ意思是 這幾ㄍCELL 是不驗ㄉ