|
|
三十歲不算太老！人活到老學到老！
三十歲不算太老！人活到老學到老！% N, w& ~) }! m5 s! c5 Q
1997年起到2005年七月止，我在青輔會職訓中心敎授IC Layout，也是台灣第一位專業佈局設計培訓講師，教學期間年紀比我大的也有幾十人，非本科系佔90%。當時只有LEDIT軟體每一周只有8小時進行佈局課程訓練一共10次80小時，學員非常努力學習而我也總是留下來協助學員解惑直到凌晨12:00才開車回台北市，就這樣把第一批結業訓練完成，並且輔導就業100%。現在第一批學員年資也已經有10年了分布在各大公司擔任主管。
4 k1 h& p4 H* r3 @2 G) s; e% }* p2 A9 p" Y
我以回饋社會之心持續在青輔會職訓中心作IC Layout教育訓練，每一梯次的『學員自行尋找工作』就業率平均為98%，全職訓中心講師學員滿意度第三名(外聘第一名)。非本科系佔90%，年紀超過30歲佔10%& R9 q, y* J; p1 F% d- K/ D
IC LAYOUT訓練總時數
; S7 B6 `4 ?8 C) q5 i從80改為110小時或是從110改為240小時，『學員自行尋找工作』就業率平均為100%，非本科系佔85%，年紀超過30歲佔12%% q; s0 P5 i, ^6 ?- g
由於我對IC LAYOUT教育訓練的課程細膩安排和學員的努力學習，奠定青輔會職訓晶片設計班的招牌...總培訓人數已達400位，平均就業率92%, P( C2 q, B: `! V0 @
83~85期前後，因為產業界軟體有些轉變，競爭白熱化，只用LEDIT已經無法滿足職場需求，於是我從公司搬workstation(內含工業級軟體)，每一次上課從台北開車載到青輔會，讓受訓學員可以體驗工業級軟體，然後順利進入職場。直到85期期間，workstation因為路況不好硬碟被震壞無法開機，而無法提供軟體給學員練習。各家廠商打電話爭相聘用我敎的學員，造成供不應求。其間當然也有少部分人混水摸魚的學習，等看到其他同學全部就業以後才來後悔。有些人先天就不適合作IC LAYOUT，不能勉強。# B5 N: V( k# _ B
3 ^# d2 e3 o( r8 R+ ~& ? d# k6 M
2005年四月由CADENCE推薦到自強基金會繼續教育訓練，政府沒有補助學費50%學費大約為80000，雖然沒有申請補助(沒有保證就業)但是也完成培訓人數400多位，總計近900位佔台灣IC Layout人才培訓就業比重約70%，平均就業率仍然維持在83%(聯詠科技[佔40%]、奕力科技、威盛電子新竹AV...等等持續且陸續主動表達聘用意願，並且有圓創、台積電、揚智、凌陽、通泰、麥肯、產晶...等等公司派人來上課)，培訓學員的專業能力和知識也獲得其他培訓單位講師的肯定。至於其他培訓單位，則有政府補助50%(此50%是政府標案中要求要保證學員就業之補助金)如10萬多學費學員僅需負擔5萬多，課程內容有差異，至少需求者有更多選擇機會
# w! c( ?. M! w7 i# m0 T/ V3 d0 O& c- o- m: U) X# b6 x6 `
我建立的專業培訓證照制度，全台灣只有我的學員才有proposal，也是半導體學院標案想要達成的效果，分享給其他培訓單位;培訓計畫『全部為實作課程』並且採用我親手寫和新創作的台灣第一本中文佈局講義系列(非公開出版品，現在已經到處流傳了,彩色列印,design rule,ER,lectures,lab files)
/ ~8 ^* ?% n% u, K5 C2 ] F; O從了解製程技術→design rule解讀→製程元件基本觀念→電學名辭→電路圖與符號→軟體環境操作學習(unix,vi,VLE,dracula)→如何畫出第一個MOS佈局圖→如何設計CELL高與寬→正確的佈局設計技巧→各種主動與被動元件佈局與應用→整合APR的pitch以秒計的快速畫圖法→類比電路設計、佈局與佈局演算法→專案規劃→晶片預估→擬定計畫→→佈局『設計』實作(cell,block,IP,I/O PAD,whole chip)→自己寫command file(或稱rule file,提供轉換成DIVA和Calibre的語法)→驗證自己的專案佈局→製作package之Leadframe圖→檢討晶片面積的落差→製作proposal。課程以0.5um為主所有內容都整合製程、電學原理、電路設計原理和佈局技巧畫出正確的圖形總計300小時，課後上機練習另計，另外於課程中補充高壓製程元件和先進較小製程技術的注意事項。
5 s7 D: L* n5 g! y0 D) @( g所有的講師只是被培訓單位聘用給予微薄的鍾點費，而且並非固定薪資與工作，有能力技術經驗者大多不願意做不穩定的教育訓練工作。所以願意出來教育訓練的人，應該被給予一定的尊重。混日子的講師除外。
0 n* {- l6 }- l0 n+ @( t. I至於非本科系想要從事IC LAYOUT，請聽聽看..' r. p+ C) Q( ^; ~: Y4 W
現在的時機，產品週期與獲利和製程技術已經不是10年前，按照rule畫圖就可以，現在必須要非常謹慎和小心才能一次work，電氣特性比重增加了，寄生元件產生的效應已經遠超過元件本身，絕緣層的改變，漏電流的增加，顯影設備的改變，製程技術不斷在變化，幾何圖形又怎麼可以單純的以畫圖角度思考，臨界電壓一旦變化，所有的VGS都會改變偏壓值和輸出電流，這一切都和電路設計模擬有很大的落差。/ K# `7 I' M+ w9 s. F
正所謂『沒有吃過豬肉也看過豬走路』，本科系的人讀書時後再怎麼混，至少也還有些概念，光是這些概念就足以讓非本科系花很長時間去補追電學知識。受訓學員如果不認真學習，也會打折扣。
' a% f: c1 c0 G) f. g: h我會和學員說：『請不要放棄自己！我也不會放棄你。』，對於生活困頓的人說：『請給予自己一個活下去的機會，只要你努力學習，我會盡量協助你工作』% H+ _- H+ V% b/ p0 d* d
我不是有公家資源決策的政府單位，但是已經盡量和培訓單位協調給予學費的方便和優惠。若是有機會我會反映給具有政府公家資源者，應該一視同仁的給予補助。3 J+ M- }6 H4 v( m7 ]+ }
我的建議，佈局專業知識部份，學校敎的內容深度有限，不符合實際需求，可以在培訓單位上課以取得專業知識，另外再去教育部系統進修VLSI學分班，和基本電學、電子學、電路學、數位邏輯。用正規大學的學分證明你的電子相關專業知識是可以被肯定的。但...這些課程=雙修學位了，如果想要以自修的模式學習，會無法提供客觀認證證明你懂電學，效果會比較差也比較浪費時間。
5 h0 w N( ]( |' z! S- S4 w就如同我推薦原非本科系的本版版主也同是IC LAYOUT討論區版主去念中原大學電子所一樣。) }& |/ L7 D7 }# g
而剛結業的年輕媽媽學員30多歲，我推薦到聯詠
4 ~( q, T* O+ [結業的非本科系中有心理系，資工系目前就業於奕力科技，企管系的就業於竹北某公司* _$ g( y; |( ~5 _4 M
5 C; b/ P* W" p% h1 G) h發問者，看到這裡，我想表達的$ @ W! d! Q; L# _7 ^* E
年齡不是問題，努力是唯一的路! L6 v5 _% Y. q. w7 n- o* L
投資自己的專業知識作正確有效率的學習，永遠不會吃虧也不嫌晚
* e: a, @& {# d/ C專業能力夠佈局速度就會快，佈局電氣特性正確就不需要加班# T( T% A2 ~- b V+ u7 r
如同前面同好所提，有豐富經驗且具備專業能力優秀的Layout工程師其收入已經和RD差不多，甚至月入8萬以上為數不少。1 `# q4 R1 I" S: s2 }/ z+ _9 a/ b4 e# l: g
9 |! N3 }! _+ a8 i( ^0 P. O: o
以上個人想法僅供參考，也請記住時間不是站在你這邊。8 D( E T& d$ |/ |0 Z% s- K
個人從1991年從事佈局工作迄今,培訓總人數約為900人，實際從事佈局工作者約為764人，約佔台灣佈局工程師總量45%(+/-2%) |
評分
-
查看全部評分
|
IP卡
狗仔卡
發表於 2008-4-23 17:31:53
顯身卡
