|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
- x4 s: i, T+ a1 Q) H+ K7 [2 @ t) |避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難0 U9 d2 [4 b# T+ L2 O8 U
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
0 i1 A8 n3 | F3 m3 }2 |5 z須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區& e/ M2 W, j# ?' q% E: F" F2 S, L
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
0 F& d: `8 }6 z8 x K; a; W8 K/ X錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓. X5 O; O6 R( h+ l3 y9 o
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
4 S# [+ b, b2 T, N# ]0 w下的MOS就不易被導通,而且增加了電壓上的損耗。
. M; G- U3 v7 \! f, C& o
8 v" n2 B5 `- O) Q- u如果有寫錯還請各位指正,謝謝。 |
|