|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
6 ]2 h! h6 @, s0 b) }+ r- A" [避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
7 B% t* t/ ` K' m9 m# X了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必4 D" F1 j& C" |2 X2 R+ J( o9 Z- P
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
4 f! g# t: @5 x. e! D, i5 X3 u才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記 e! q8 w) [8 A- ~) E. K! `/ S( B
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
* O" G- l8 h Z, }" M不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
h, ~) n) h/ c+ r下的MOS就不易被導通,而且增加了電壓上的損耗。
- z9 n3 ]( n) E8 W0 r+ M
* Y- k; P) J3 w8 {6 Y( U2 Q" d如果有寫錯還請各位指正,謝謝。 |
|