|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
7 ]- ~: S* s; p, i' A避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難* b6 ]% e! M; O0 |
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必) E$ x9 ^# `) O1 `1 E& l1 q; u
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區) w6 _4 }, b8 a" J- g8 l# G: g$ \
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記/ _* [. w4 F% j; Z1 `
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
' c% `5 C, P7 e9 P# H$ U4 k不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況) l/ `; r$ K8 |" |( q7 ?
下的MOS就不易被導通,而且增加了電壓上的損耗。
4 ~* c$ D, P6 u/ Y4 k$ f$ K( A" @* S1 \
如果有寫錯還請各位指正,謝謝。 |
|