|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
2 Y4 [) X: L7 x/ P! h避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
' l E6 M) D/ _$ T" `! W了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
- m: M( N& X# o {0 y% U9 d" S須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區3 \4 i& [: ]. F% h! K) W
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記5 f+ K2 G+ y& ?) h/ `
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓7 ~! [6 K/ Z, I* d9 K- X, V0 n
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
+ h" R0 ~) `. I% a- Q, D3 a" V下的MOS就不易被導通,而且增加了電壓上的損耗。# z- p* h1 ?( t5 l: u( l$ g
% y9 j9 c1 S; l$ k
如果有寫錯還請各位指正,謝謝。 |
|