為什麼MOS上的SOURCE要接到BULK

crystal_blue

BULK與SOURCE端相接的原因除了避免LATCH-UP，另一個就是
! n0 v: N4 w  a( e避免BODY EFFECT 也就是基底效應，如果你有讀過VLSI的書不難
了解SOURCE跟DRAIN的導通必須透過"空乏區"，空乏區的產生必
" ?' n! y, u$ o6 @- L須透過從GATE端輸入的電壓，當輸入的電壓大於臨界電壓時空乏區
; L# o! `% }0 D# L4 D. H$ o/ {才會產生，臨界電壓與SOURCE端的電壓有密切的關係，如果沒記
錯GATE電壓+SOURCE電壓等於臨界電壓，如果SOURCE端電壓
不等於0，將會造成打開空乏區的電壓必定需要增大，相對這種情況
下的MOS就不易被導通，而且增加了電壓上的損耗。
$ L6 o1 I+ E7 X0 x" u: j& h
如果有寫錯還請各位指正，謝謝。

shaq

以 PMOS 而言， Body 可接到 S 或 VDD.
都是為了保持 Body 對 Channel 的逆偏。

m851055

應該是Vgs>Vt也就是說Vg-Vs>Vt........................................

ritafung

Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.

yhchang

讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)
我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND
5 q. d, w3 c0 S. e# K* s& FPMOS 就是 source與bulk要接到 VDD
9 @4 C. D& X% ]) c. ]但是電路上還是會有 VBS不等於0的情況
( i" B7 }' b8 V$ R這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊
; j3 t5 g1 t6 E7 B: P4 @都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input
+ W9 y9 L1 i' L, r因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
$ P6 ?+ Y$ K- c最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
9 o/ S8 \: v. S% T' yCascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.
; \8 |) P& T% X. g( V1 F
0 b6 p* V0 z& {3 V[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]