|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
/ u* W8 x: C" k避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難2 `* } W/ n6 o. j
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必8 O, r3 j! ?4 b! E7 M; l% J0 ^9 \
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區; L- p$ J, q; y( ~. p. o
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
: O) U8 c* ^) ~1 Z- }# [" i錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
" g1 Y+ F* ]. }" i, }, \2 U不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況9 R- ?2 [8 g! R) R# ?+ d
下的MOS就不易被導通,而且增加了電壓上的損耗。
4 |+ I8 e0 W4 d% J( V9 z# S
6 r0 @5 C1 n6 f* f6 _如果有寫錯還請各位指正,謝謝。 |
|