|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
. ~" {1 t0 M1 p5 e避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難4 w" E4 c7 P! f. I/ n+ Q
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必9 B* f; N$ v' U. w* e' |. d
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
& V) }' }9 T- z4 d$ M7 l+ b J才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
/ x4 |+ |, W; e2 x9 e }錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓" o+ c+ p. i( ?( g+ `$ L' Q
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
& v( O; a; U5 J1 }1 m; T下的MOS就不易被導通,而且增加了電壓上的損耗。
, y9 H4 N5 r3 \
6 f# j, P. K( A# ~; @% V如果有寫錯還請各位指正,謝謝。 |
|