|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是$ J4 s2 M6 a/ `& h: o, i8 f0 I# c! A
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難5 V$ y5 X& |5 p; g! J
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
* d3 `' c, X+ L3 [; ?5 k0 J1 @須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
6 n7 H0 ?3 S" Q$ Z才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記/ V" t; r6 @- h
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓4 D6 N" ~! w& @4 Y
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
3 v. m6 ^+ t' n8 V8 l下的MOS就不易被導通,而且增加了電壓上的損耗。
6 p3 |5 `' Z l& S, p& o6 c5 c1 y; @: \ o5 b, ? w& h+ Q
如果有寫錯還請各位指正,謝謝。 |
|