|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
4 \% M) w0 v) G( |, t& b2 R" I; W避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
, u/ T0 A7 X3 {' {了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必7 y/ L4 b9 O, m( V9 B
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區7 A( x' L2 R6 Z) b+ h9 Q4 ^ b
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記6 ], U, B" P! y6 X+ Q9 W0 f( {# U
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
- I, H' Y+ X+ `7 F1 _& t& ^不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況1 Q4 h6 q% f+ J7 |$ ?" i% |
下的MOS就不易被導通,而且增加了電壓上的損耗。
. _: ]( e3 o& j+ y9 a/ @! E e9 `' P
如果有寫錯還請各位指正,謝謝。 |
|