|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是8 u: ]. f" }" `* Y- P' q
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難7 q& ^ X: `1 w T
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必9 D- g, C( T$ i+ }8 c. f
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區. B- K3 n$ t# t, Q9 k! u" s
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
6 i2 h' H J5 y, t/ S錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
# e: z+ H1 T/ W3 a+ W4 L不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
: q9 `; E- N* L) r- V3 f下的MOS就不易被導通,而且增加了電壓上的損耗。
. F8 S+ O# u5 t: V# U
6 o) f5 a/ V4 }" k5 \, q! l1 U) q2 s如果有寫錯還請各位指正,謝謝。 |
|