|
我也是碰到這類SPI的問題~
; L. b6 H$ D! K- Z4 t! y O( m
- x; U; h1 e) _7 h5 v架構: CPU ---A/D bus---> CPLD ---SPI---> SLIC(FXS IC)
3 S, D) A; g; L7 xFW不願再傳輸時透過A/D bus製造SPI_CLK0 H# B$ \9 T- l, n
(以便Data in與out使用,就是設SPI_CLK & SPI_Din在同一個REG,如REG1(4), REG1(5)..)
- K: R& g; t/ }! I$ k y4 I) T2 O5 f [+ c, G
問題來了~ FW只想放一個8 bits的Data, 叫我試著轉成Serial進去SLIC (OMG~~)
" D0 E0 W- T o! y) T$ b _* o" o5 w2 h1 u, R
1.以前是FW產生CLK,我知道IC的SPI一個週期是122ns (8.196.......MHz)
4 m% b/ S( Y* B" V! ^' {9 T 此頻率如何產生??
! j8 L- J6 A9 j# [' r3 I
/ g4 C9 T% j3 e' c6 d5 Q2.可以提供SPI 相關的程式碼嗎? (原PO的"VHDL"連結被管理者管制,我看不到~~) |
|