MoM電容在LVS的錯誤

wuhy

8 R. O4 N8 F" A, w7 _% z- O' ?
) K: ~7 N& H, g各位好，小第剛進入Layout工作不久，最近在繪製M1~M4的MoM遇到LVS和schematic對不上的問題
使用的製程是SMIC013，使用工具爲Laker/Calibre
* q: U8 i+ W. d. B$ @LVS錯誤如圖：h ttps://imgur.com/vnbjH5V
' L/ X. J1 n2 ]9 R, [
; O+ ?& J6 }+ p4 x' W; [netlist如圖：h ttps://imgur.com/IF8qvhC
- h' C! {3 x5 ^# b
layout如圖：ht tps://imgur.com/amp5eSM
& k( A; P, T' p7 D$ U5 U

# |5 `4 k) I& p& S1 M& [$ x' `我確定我有加上MoM的layer讓LVS去認
從LVS可以看到他有抓到MoM，且生成了mom14_ckt的子電路
- Z, f. a4 O. G3 x# p) }# `但問題是LVS生成的layout spice內mom14_ckt是空的（我猜是based on名為empty_subckt.sp的檔案生成layout spice）
所以LVS才會報錯

我有看到有人在Calibre->Setup->Netlist Export Setup的Include File填入empty_subckt.sp的路徑(h ttps://zhuanlan.zhihu.com/p/87398682)

$ k1 i5 J+ V) S0 j1 _1 I* D
但我使用的laker找不到能設定netlist export的地方
ht tps://imgur.com/jzWvgoV
, Z+ t. s. v% x8 a% W% O* b( \& E
請問各位先進我該如何處理這個問題？
# C& G4 d" ]9 h# h- X