Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4417|回復: 0
打印 上一主題 下一主題

[教育訓練] Analog IC Layout 之 Matching 概論

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2018-12-25 18:18:08 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
[課程目標]:從半導體製程概念的角度切入,並了解電路設計時的考量,進而對佈局設計Matching的重要性與技巧有全盤的認識。

[上課時間]:2019/01/5(六),9:00~16:00,共6小時
[上課地點]:台北教育中心(台北市博愛路80號3樓)
[上課費用]:4500元

[課程大綱]:
    1.CMOS process flow ,CMOS製程簡介
    2.CMOS manufacturing steps ,CMOS 生產步驟
    3.Device Mismatch ,設計元件之間的差異性
    4.Proximity effects for Analog design ,製程之近似效應對類比設計的影響
    5.Layout tradeoffs ,佈局設計的取捨
    6.Gradients and the Centroids ,考量製程梯度採取的佈局方法
    7.Passive components ,被動元件的佈局設計


[授課講師]:
IC設計年資18年;
曾任職旺玖科技、揚智科技,現職仍為IC設計;
專業領域:1.Analog layout design ; 2.Analog circuit design

[報名網址]:https://edu.tcfst.org.tw/query_coursedetail.asp?courseidori=07S081&tcfst=yes



分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂32 踩 分享分享
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-5 12:37 PM , Processed in 0.149009 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表