|
[課程目標]:從半導體製程概念的角度切入,並了解電路設計時的考量,進而對佈局設計Matching的重要性與技巧有全盤的認識。
[上課時間]:2019/01/5(六),9:00~16:00,共6小時
[上課地點]:台北教育中心(台北市博愛路80號3樓)
[上課費用]:4500元
[課程大綱]:
1.CMOS process flow ,CMOS製程簡介
2.CMOS manufacturing steps ,CMOS 生產步驟
3.Device Mismatch ,設計元件之間的差異性
4.Proximity effects for Analog design ,製程之近似效應對類比設計的影響
5.Layout tradeoffs ,佈局設計的取捨
6.Gradients and the Centroids ,考量製程梯度採取的佈局方法
7.Passive components ,被動元件的佈局設計
[授課講師]:
IC設計年資18年;
曾任職旺玖科技、揚智科技,現職仍為IC設計;
專業領域:1.Analog layout design ; 2.Analog circuit design
[報名網址]:https://edu.tcfst.org.tw/query_coursedetail.asp?courseidori=07S081&tcfst=yes
|
|