設為首頁收藏本站

開啟輔助訪問切換到窄版

1 2 3 4

Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Layout設計討論區 › cmos logic gate current density layout

發新帖

查看: 8088|回復: 8

上一主題

下一主題

[問題求助] cmos logic gate current density layout

電梯直達

跳轉到指定樓層

1^#

發表於 2014-9-13 04:14:23 | 只看該作者回帖獎勵

回帖獎勵

|倒序瀏覽 |閱讀模式

本帖最後由 r2583614 於 2014-9-13 04:16 AM 編輯

在進行類比電路的layout會去依照電流源大小流過metal進行 current density layout，那數位電路例如inverter需要 current density layout的考慮嗎??要怎樣考慮它的電流??它的電流不是都不固定(一開始電流最大直到輸出充到VDD或放到0)???

分享到: QQ好友和群 QQ空間 騰訊微博 騰訊朋友

收藏0 分享頂0 踩0 分享

回復

使用道具舉報

發新帖

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-16 09:35 PM , Processed in 0.140008 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表