brief for Cortex-M0/M3 Logical Validation Implementation

sinoicboy

├─doc
│  ├─Cortex-M0_TechnicalReferenceManual_Frame
│  │  └─graphics
│  ├─Cortex-M0_UserGuideReferenceMaterial_Frame
  l3 a5 r! C# Y& c0 p6 ^" F" T│  │  └─graphics
│  └─Cortex-M0_UserGuideReferenceMaterial_XML
│      └─graphics
├─implementation
│  └─vectors
│      ├─CORTEXM0IMP
│      │  ├─crf
( q& D7 z6 a6 F- e  q│      │  ├─srpg
│      │  └─tbench
│      │      └─logs
│      ├─CORTEXM0INTEGRATIONIMP
│      │  ├─crf
│      │  ├─srpg
  m  o& p8 t* D+ R, d: L: x│      │  └─tbench
│      │      └─logs
% }) ]% R/ L$ x% e, `# `│      └─tools
3 @0 R# \1 g- k8 h! ^% _0 J│          └─VerilogCrf
# z" U; |; g9 Q$ v" l├─integration_kit
' k7 K% P/ \4 j0 g9 S* C, ~│  ├─logical
│  │  ├─cm0ikmcu
9 |7 H- _4 v; d/ |6 z$ }' x* ]│  │  │  └─verilog
│  │  └─tbench
: J3 j7 S0 L2 U; ~# m6 N1 k│  │      └─verilog
│  └─validation
│      ├─glogs
│      ├─logs
- w5 ^2 {$ y$ `. M/ L3 [9 h7 p+ J│      ├─mdk
│      ├─srpg
4 b4 ]+ Q5 q; a8 y! f1 w$ @│      ├─tests
5 ]) ^5 A: C' `. V* p" r3 n) Z│      │  └─CMSIS
│      │      └─Core
│      │          ├─CM0
│      │          └─Documentation
│      └─vectors
" X2 T  E" c; t8 c1 A├─ipxact
│  ├─busdefs
/ T  k; }# ~" Y) i7 m8 @│  │  ├─amba.com
# _" ]* z7 N7 }& E3 ~. E│  │  │  └─AMBA3
│  │  └─arm.com
$ N& ?# z/ F3 m9 \% m* n│  │      ├─CoreSight
$ [/ q8 V0 B: I( m' P' x8 ^; ~4 U│  │      ├─Cortex-M0
│  │      └─CortexMCores
│  ├─channels
│  │  └─arm.com
4 W4 H0 D! q# I│  │      └─Cortex-M0
/ C' n. _" ?7 ?3 U3 m0 m( K5 \│  │          └─rtl
│  └─components
# q1 b+ N* v3 p2 a% l0 M│      └─arm.com
│          └─Cortex-M0
└─logical
% B$ o" g" L& x: C+ v$ {5 ?. q! g    ├─cortexm0
    │  └─verilog
    ├─cortexm0_dap
3 Z- A- y9 ^% h  M; n. Y; o    │  └─verilog
    ├─cortexm0_integration
* J( M% L: y( a# w    │  └─verilog
1 o* Y1 z$ ^) [- d. \* U# u6 k5 b    ├─models
    │  ├─cells
    │  ├─cpf
    │  ├─upf
    │  └─wrappers
8 a- Z$ ~8 z( C8 J) v1 J0 W- d5 a! h    └─ualdis
        └─verilog

遊客，如果您要查看本帖隱藏內容請回復

sinoicboy

├─AT420-DA-03001-r2p0-00rel0
│  └─docs
7 H  \2 A- L; R- n8 @│          DDI0337G_cortex_m3_r2p0_trm.pdf
│         
. q- p0 h' {/ e, A' n├─AT420-DC-02008-r2p0-00rel0
│  └─docs
│          DII0194A_cortex_m3_r2p0_csg.pdf
│         
# @; g3 c" [0 \; O6 f1 J├─AT420-DC-13001-r2p0-00rel0
7 b, S: B/ U; A│  └─docs

* Q3 Q, G8 y3 H$ i- K9 F│  │  │          CM3CodeMux.v
6 W+ q* F6 @( `" F* `│  │  │          CM3flashmux.v
│  │  │          CM3ROMTable.v
5 A. e5 ?0 b8 q" x│  │  │          CortexM3Integration.v
" i9 v) C* c( r. o" P8 o/ g; }│  │  │         
" g$ [; a2 z2 m& Q! x│  │  ├─dapswjdp
* q$ C) ?3 Y' A1 @( |& p│  │  │  │  README_DAPSWJDP
0 ?+ l6 k. Z1 C0 M- q! F│  │  │  │  
7 B6 r+ _" K/ A1 G) l; t+ W│  │  │  └─verilog
# k  N& \7 j* V' f# T( P( f│  │  │          DAPDpApbDefs.v
│  │  │          DAPDpApbIfClamp.v
│  │  │          DAPDpApbSync.v
* J: g0 {4 \9 V$ A: |$ x1 e│  │  │          DAPDpClamp0.v
│  │  │          DAPDpEnSync.v
0 ~8 Y1 t$ d5 |2 s) e& l│  │  │          DAPDpIMux.v
│  │  │          DAPDpSync.v
9 w: U" I. U- f2 N│  │  │          DAPJtagDpDefs.v
│  │  │          DAPJtagDpProtocol.v
$ T+ o: {2 y% y, u- O│  │  │          DAPSwDpApbIf.v
5 X  {5 ], k- J│  │  │          DAPSwDpDefs.v
│  │  │          DAPSwDpProtocol.v
, F- o- D% g5 h  N" }8 R│  │  │          DAPSwDpSync.v
│  │  │          DAPSWJDP.v
6 i6 M. ~9 x/ u$ z│  │  │          DAPSwjDpDefs.v
2 l# [, s9 X3 A- S( J1 i0 K│  │  │          DAPSwjWatcher.v
! Q# \8 ^+ ?! n, A! {4 y│  │  │         
│  │  ├─models
│  │  │  └─cells
│  │  │          CM3ClkGate.v
- _6 i) x6 y3 B1 r8 ~# s4 Q1 l( V│  │  │          CM3EtmClkGate.v
│  │  │          CM3Sync.v
8 `' r8 z5 _7 t5 J│  │  │         
0 y) j7 H' B% F' j5 V4 g│  │  └─tbench
5 k5 h6 l$ M. c! G# I│  │      └─verilog
│  │              AhbToApb.v
│  │              AtbLogger.v
6 d, J; S0 f7 p! i│  │              BusMatrix.v
9 e' ?% ], [" |* l; D  p│  │              ClkReset.v
│  │              CM3BusComparator.v
│  │              CM3BusGasket.v
: K& r0 J# `  y( S│  │              CM3TestExAcMnAhb.v
6 b5 E" P" h2 W7 h# Z$ C$ Y│  │              CM3ValAHBSplit.v
│  │              CM3ValApbTrickBox.v
& z! D4 D% w& g5 z- z$ \2 F1 M│  │              CM3ValBusCompareCtrlReg.v
  t8 }8 }( ?3 b& v4 W│  │              CM3ValControl.v
0 d9 W- F; o# q. E! K$ b9 e7 i│  │              CM3ValDebugCore.v
│  │              CM3ValDualPortRAM.v
│  │              CM3ValDualPortWrapper.v
# ?1 n& T$ S. S/ E9 h│  │              CM3ValETMTrickBox.v
│  │              CM3ValHTMTrickBox.v
9 x% v4 c* {* f  |( _│  │              CM3ValIRQGenerator1.v
│  │              CM3ValIRQGenerator2.v
6 x' A8 ^) l9 b0 C% @│  │              CM3ValJtagTrickBox.v
  P6 W$ d1 }( @8 E, I5 r4 O. W│  │              CM3ValMemory.v
5 O- p: B9 U1 j( D1 F2 g, ~$ O9 {│  │              CM3ValPMU.v
│  │              CM3ValRAM.v
" u# G% }9 {# c/ E) l2 A4 Y4 f│  │              CM3ValRAMWrapper.v
# i1 z5 ^! F9 e│  │              CM3ValScratchPad.v
│  │              CM3ValSWCapture.v
" u5 W2 d! a; q! L, h$ |. B/ O│  │              CM3ValTBDefs.v
1 ~6 @& @5 b2 ?- k# D" A│  │              CM3ValTraceOutput.v
│  │              CM3ValTraceSync.v

│      │  │  exclude_list.sc_waitstate
; k" x# j* F3 w) E" f
            │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
8 R" j9 D' S& R8 f6 y3 e) f- G& W. [& \            │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
            │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
' o6 _: R3 ]0 _& [            │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
            │      │  
            │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
            │              cells_1.geo
0 H% ~8 ]8 H7 S8 m            │              cells_1.pwr
            │              index.cli
! K& @9 n$ k4 B( V            │              README.TXT
, F* q5 Q# U5 r, u            │              rulesets
            │              VERSION.TXT
            │              vias_1.geo
( V% `" @0 ]6 D! _$ r            │              
            └─tsmc
                └─t-n90-lo-sp-002-f1_1_6a_20060914
2 k! L- ?* }, O/ y                    └─6X2Z
& G0 M0 U8 b' }1 L* k3 Y                            corner.defs

mdtjason

回復 2# sinoicboy
* G: Q3 s: Z5 `4 ~3 R" }% d

    thanks~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~``````

talrasha

thanks~~~~~~~~~~~~~~~~~~~~~~~~~~~

jm2000

Chip123 科技應用創新平台

jm2000

thanks~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~``````

cjwei

The Future for the IOT, M0 and M3 will dominate the market.
8 ^, y( M  V1 L- L- B2 L

yumumu1991

感谢分享！不知道是不是有用
# C3 L( {7 [2 J  H. M: t